KR970072499A - 전송 게이트 장치 - Google Patents

전송 게이트 장치 Download PDF

Info

Publication number
KR970072499A
KR970072499A KR1019960012625A KR19960012625A KR970072499A KR 970072499 A KR970072499 A KR 970072499A KR 1019960012625 A KR1019960012625 A KR 1019960012625A KR 19960012625 A KR19960012625 A KR 19960012625A KR 970072499 A KR970072499 A KR 970072499A
Authority
KR
South Korea
Prior art keywords
polycrystalline silicon
silicon layer
insulating film
gate
covering
Prior art date
Application number
KR1019960012625A
Other languages
English (en)
Other versions
KR100194676B1 (ko
Inventor
황장원
배병성
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960012625A priority Critical patent/KR100194676B1/ko
Publication of KR970072499A publication Critical patent/KR970072499A/ko
Application granted granted Critical
Publication of KR100194676B1 publication Critical patent/KR100194676B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 전송(transmission) 게이트 장치에 관한 것으로서, 더욱 상세하게는, 다결정 실리콘으로 형성된 N형과 P형 박막트랜지스터를 조합한 전송 게이트 장치에 관한 것이다. 기판 중앙에 제1 게이트가 형성되어 있고 제1 게이트 절연막을 제1 게이트가 덮고 있고 제1 절연막을 덮는 제1 다결정 실리콘층이 증착되어 있고, 제1 다결정 실리콘층 위에 두 부분으로 분리되어 고농도 제1 도전형 소스/드레인 다결정 실리콘층이 형성되어 있고 고농도 제1 도전형 소스/드레인 다결정 실리콘층 및 제1다결정 실리콘층을 덮는 절연막이 형성되어 있고 제2 절연막 상부에 형성되어 있으며 양 쪽 두 부분에 고농도 제2도전형 소스/드레인 영역을 갖는 제2 다결정 실리콘층이 증착되어 있고 제 2다결정 실리콘층 및 절연막을 덮는 제2 게이트 절연막 및 제2 게이트 절연막 상부 중앙에 제2 게이트이 차례로 형성되어 있다. 따라서, 본 발명에 따른 전송 게이트 장치는 좁은 면적에 제1, 제2 박막 트랜지스터를 수직으로 형성되어 있으므로 집적도를 높일 수 있는 효과가 있다.

Description

전송 게이트 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 전송 게이트 장치의 단면도이다.

Claims (3)

  1. 기판에 형성되어 있는 제1 게이트, 상기 제1 게이트를 덮는 제1 게이트 절연막, 상기 제1 절연막을 덮는 제1 다결정 실리콘층, 상기 제1 다결정 실리콘층 위에 두 부분으로 분리되어 형성되어 있는 고농도 제1 도전형 소스/드레인 다결정 실리콘층, 상기고농도 제1 도전형 소스/드레인 다결정 실리콘층 및 제1 다결정 실리콘층을 덮는 절연막, 상기 제2 절연막 상부에 형성되어 있으며 양 쪽 두 부분에 고농도 제2 도전형 소스/드레인 영역을 갖는 제2 다결정 실리콘층, 상기 제2 다결정 실리콘층 및 절연막을 덮는 제2 게이트 절연막, 상기 제2 게이트 절연막 상부 중앙에 형성되어 있는 제2 게이트를 포함하는 전송 게이트 장치.
  2. 제1항에서, 상기 제2 게이트를 덮는 보호막을 더 포함하는 전송 게이트 장치.
  3. 제1항에서, 상기 보호막 상부에 형성되어 있으며 상기 고농도 제1 도전형 소스 다결정 실리콘층과 상기 고농도 제2 도전형 소스 영역과 콘택홀을 통하여 접촉하고 있는 제1 금속 전극, 상기 보호막 상부에 형성되어 있으며 상기 고농도 제1 도전형 드레인 다결정 실리콘층과 상기 고농도 제2 도전형 드레인 영역과 콘택홀을 통하여 접촉하고 있는 제2 금속 전극을 더 포함하는 전송 게이트 장치.
    ※참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019960012625A 1996-04-24 1996-04-24 전송 게이트 장치 KR100194676B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960012625A KR100194676B1 (ko) 1996-04-24 1996-04-24 전송 게이트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960012625A KR100194676B1 (ko) 1996-04-24 1996-04-24 전송 게이트 장치

Publications (2)

Publication Number Publication Date
KR970072499A true KR970072499A (ko) 1997-11-07
KR100194676B1 KR100194676B1 (ko) 1999-07-01

Family

ID=19456537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960012625A KR100194676B1 (ko) 1996-04-24 1996-04-24 전송 게이트 장치

Country Status (1)

Country Link
KR (1) KR100194676B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5981260B2 (ja) * 2011-09-30 2016-08-31 エスアイアイ・セミコンダクタ株式会社 半導体装置

Also Published As

Publication number Publication date
KR100194676B1 (ko) 1999-07-01

Similar Documents

Publication Publication Date Title
KR920008834A (ko) 박막 반도체 장치
KR840008537A (ko) 반도체장치
KR950034767A (ko) Mis형 반도체장치
KR940001427A (ko) 박막 반도체 장치와 그 제작방법
KR870005464A (ko) 반도체장치
KR980005382A (ko) Soi소자 및 그 제조방법
KR970067716A (ko) 반도체 장치 및 그 제조방법
KR850000804A (ko) 반도체 장치
KR970067928A (ko) 단락 애노우드 수평형 절연 게이트 바이폴라 트랜지스터
KR850007718A (ko) 반도체 장치
KR940020576A (ko) 반도체트랜지스터구조(Metal oxide semiconductor transistors having a polysilicon gate electrode with nonuniform doping in source-drain direction)
KR910019260A (ko) 반도체장치및 그의 제조방법
KR960030394A (ko) 정전보호기능을 갖는 반도체 집적 회로 장치
KR960032771A (ko) 접합 전계 효과 트랜지스터를 갖는 반도체 장치
KR920005280A (ko) Mos형 반도체장치
KR910008861A (ko) 집적회로소자
KR900017104A (ko) Mos형 전계효과트랜지스터
KR910019137A (ko) 다결정 실리콘 접촉 구조
KR970024264A (ko) CMOS/BiCMOS 기술에서 ESD 방지를 위한 집적화된 횡형 구조(INTEGRATED LATERAL STRUCTURE FOR ESD PROTECTION IN CMOS/BiCMOS TECHOLOGIES)
KR870004529A (ko) 반도체 기억장치
KR970024166A (ko) DRAM 및 로직 회로의 DRAM 전원 및 SCR용 바이모덜 ESD 보호 회로 (Bimodal ESD Protection for DRAM Power Supplies and SCRs for DRAMs and Logic Circuits)
KR960002889A (ko) 반도체 장치 및 그 제조방법
KR920007171A (ko) 고신뢰성 반도체장치
KR970072499A (ko) 전송 게이트 장치
KR920022563A (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080128

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee