KR970072316A - 반도체 소자의 다중 금속층 형성 방법 - Google Patents

반도체 소자의 다중 금속층 형성 방법 Download PDF

Info

Publication number
KR970072316A
KR970072316A KR1019960011721A KR19960011721A KR970072316A KR 970072316 A KR970072316 A KR 970072316A KR 1019960011721 A KR1019960011721 A KR 1019960011721A KR 19960011721 A KR19960011721 A KR 19960011721A KR 970072316 A KR970072316 A KR 970072316A
Authority
KR
South Korea
Prior art keywords
forming
metal
lower metal
photoresist
cleaning
Prior art date
Application number
KR1019960011721A
Other languages
English (en)
Other versions
KR100208450B1 (ko
Inventor
정창원
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960011721A priority Critical patent/KR100208450B1/ko
Publication of KR970072316A publication Critical patent/KR970072316A/ko
Application granted granted Critical
Publication of KR100208450B1 publication Critical patent/KR100208450B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 다중 금속층 형성 방법에 관한 것으로, 금속층간의 접촉 저항을 감소시키기 위하여 비아 홀을 형성한 후 비아 홀의 측벽이 피해를 받지 않으며, 폴리머가 완전히 제거되도록 세정 공정을 실시하므로써 소자의 동작시 누설 전류의 발생이 방지되며, 폴리머의 완전한 제거로 금속층간의 접촉 저항이 감소되어 소자의 전기적 특성이 향상될 수 있는 반도체 소자의 다중 금속층 형성 방법에 관한 것이다.

Description

반도체 소자의 다중 금속층 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명에 따른 반도체 소자의 다중 금속층 형성 방법을 설명하기 위한 소자의 단면도.

Claims (5)

  1. 반도체 소자의 다중 금속층 형성 방법에있어서, 절연층이 형성된 실리콘 기판상에 하부 금속배선을 형성하는 단계와, 상기 단계로부터 전체 상부면에 금속층간 절연막및 감광막을 순차적으로 형성한 후 콘택 마스크를 이용하여 상기 감광막을 패터닝하는 단계와, 상기 단계로부터 상기 패터닝된 감광막을 마스크로 이용한 식각 공정으로 상기 금속층간 절연막을 식각하여 상기 하부 금속배선의 소정 부분이 노출되도록 비아 홀을 형성하는 단계와, 상기 단계로부터 상기 감광막을 제거한 후 상기 금속층간 절연막상에 존재하는 감광막 성분을 제거하여 위하여 1차 세정 공정을 실시하는 단계와, 상기 단계로부터 상기 비아 홀내에 존재하는 폴리머를 제거하여 위하여 2차 세정 공정을실시하는 단계와, 상기 단계로부터 노출된 상기 하부 금속배선상에 잔류하는 금속 산화물을 제거하기 위하여 3차 세정 공정을 실시하는 단계와, 상기 단계로부터전체 상부면에 금속을 중착하여 상기 하부 금속배선과 접속되도록 상부 금속층을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 다중 금속층 형성 방법.
  2. 제1항에 있어서, 상기 1차 세정 공정은 60 내지 100℃온도의 H2SO2및 H2O2가 혼합된 용액을 사용하여 10 내지 30분 동안 실시하는 것을 특징으로 하는 반도체 소자의 다중 금속층 형성 방법.
  3. 제2항에 있어서, 상기 H2SO2및 H2O2는 3 : 1로 혼합된 것을 특징으로 하는 반도체 소자의 다중 금속층 형성 방법.
  4. 제1항에 있어서, 상기 2차 세정 공정은 20 내지 30℃온도의 ISO 프로필 알콜올 사용하여 5 내지 15분동안 실시하는 것을 특징으로 하는 반도체 소자의 다중 금속층 형성 방법.
  5. 제1항에 있어서, 상기 3차 세정 공정은 순수를 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 다중 금속층 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019960011721A 1996-04-18 1996-04-18 반도체 소자의 다중 금속층 형성 방법 KR100208450B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960011721A KR100208450B1 (ko) 1996-04-18 1996-04-18 반도체 소자의 다중 금속층 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960011721A KR100208450B1 (ko) 1996-04-18 1996-04-18 반도체 소자의 다중 금속층 형성 방법

Publications (2)

Publication Number Publication Date
KR970072316A true KR970072316A (ko) 1997-11-07
KR100208450B1 KR100208450B1 (ko) 1999-07-15

Family

ID=19456009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960011721A KR100208450B1 (ko) 1996-04-18 1996-04-18 반도체 소자의 다중 금속층 형성 방법

Country Status (1)

Country Link
KR (1) KR100208450B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474856B1 (ko) * 2001-12-29 2005-03-08 매그나칩 반도체 유한회사 반도체 소자의 세정 방법
KR100595140B1 (ko) * 2004-12-31 2006-06-30 동부일렉트로닉스 주식회사 화학 잔류물을 효과적으로 제거하기 위한 웨이퍼 세정 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100405127B1 (ko) * 2001-12-22 2003-11-12 동부전자 주식회사 반도체소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474856B1 (ko) * 2001-12-29 2005-03-08 매그나칩 반도체 유한회사 반도체 소자의 세정 방법
KR100595140B1 (ko) * 2004-12-31 2006-06-30 동부일렉트로닉스 주식회사 화학 잔류물을 효과적으로 제거하기 위한 웨이퍼 세정 방법

Also Published As

Publication number Publication date
KR100208450B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR100641506B1 (ko) 반도체 소자 세정 방법
KR970072316A (ko) 반도체 소자의 다중 금속층 형성 방법
KR970067640A (ko) 반도체 소자의 금속층 형성 방법
KR960035829A (ko) 반도체 소자의 콘택홀 형성방법
KR100197116B1 (ko) 반도체 소자의 다층금속배선 형성 방법
KR100390941B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR970077457A (ko) 반도체소자 제조방법
KR19990005535A (ko) 반도체소자의 격리막 형성방법
KR100313537B1 (ko) 커패시터 제조방법
KR950021354A (ko) 반도체 소자의 층간 절연막 형성방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR970052386A (ko) 반도체 장치의 금속 배선 형성 방법
KR950025869A (ko) 콘택홀 형성방법
KR960002759A (ko) 반도체 소자의 다중 금속배선 형성방법
KR980005543A (ko) 반도체 소자의 금속 배선 형성방법
KR970018216A (ko) 반도체 장치의 평탄화 방법
KR970018106A (ko) 반도체 소자의 리페어를 용이하게 하기 위한 다층 절연막 제거 방법
KR960026234A (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR20020016098A (ko) 다마신 공정을 이용한 반도체 소자의 배선층 형성방법
KR940010278A (ko) 반도체장치의 금속배선 형성방법
KR960002671A (ko) 반도체 소자의 금속층간 절연막 형성방법
KR960002569A (ko) 금속 배선 얼라인 키 형성 방법
KR980005624A (ko) 반도체 소자의 금속배선 형성방법
KR960035801A (ko) 반도체 소자의 제조방법
KR970052299A (ko) 반도체 소자의 비아콘택 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070321

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee