KR960002739A - 반도체 소자의 필드 산화막 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 필드 산화막 형성방법에 관한 것으로, 필드 산화막 양측에 형성되는 버즈크기의 크기를 최소화시키기 위해 패드 산화막 및 질화막 형성후 상기 질화막을 패턴닝하여 필드영역(Field Region)을 설정하고 언도프(Undoped), 도프(Doped)및 언도프 폴리실리콘을 순차적으로 증착하여 폴리실리콘층을 형성한 다음 상기 질화막 상부의 상기 폴치실리콘층을 제거하고 언도프 폴리실리콘 및 도프 폴리실리콘의 습식식각비(Wet Etch Rate)차이를 이용하여 상기 도프 폴리실리콘을 식각한 후 상기 언도프 폴리실리콘 및 패드 산화막을 마스크로 이용하여 실리콘 기판에 트렌치(Trench)를 형성시킨 상태에서 산화공정을 진행하므로써 넓은 활성영역이 확보되어 소자의 신뢰성을 증대시킬 수 있는 반도체 소자의 필드 산화막 형성방법에 관한 것이다.

Description

반도체 소자의 필드 산화막 형성방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2A내지는 제2F도는 본 발명에 따른 반도체 소자의 필드 산화막 형성방법을 설명하기 위한 소자의 단면도.

Claims (3)

1. 반도체 소자의 필드 산화막 형성방법에 있어서, 실리콘 기판(1)을 산화시켜 패드 산화막(2)을 형성한 후 질화막(3)을 형성하고 감광막(4)을 도포한 다음 필드영역을 패터닝하고 노출된 상기 질화막(3)을 식각하는 단계와, 상기 단계로부터 상기 감광막(4)를 제거하고, 언도프, 도프 및 언도프 폴리실리콘(5,6 및 7)을 순차적으로 증착하여 폴리실리콘층(10)을 형성시키는 단계와 상기 단계로부터 상기 질화막(3)상부의 폴리실리콘층(10)을 CMP 방법에 의해 제거시킨 후 상기 도프 폴리실리콘(6)을 습식식각비 차이를 이용하여 식각하는 단계와, 상기 단계로부터 잔류되는 언도프 폴리실리콘(5 및 7) 및 상기 패드산화막(2)을 마스크로 이용하여 식각공정에 의해 상기 실리콘 기판(1)에 트렌치(8)을 형성시키는 단계와, 상기 단계로부터 소정온도에서 필드 산화막(9)을 형성시키기 위해 산화공정을 실시하는 단계와, 상기 단계로부터 상기 실리콘 기판(1)상에 잔류되는 질화막(3) 및 패드 산화막(2)을 순차적으로 제거시키는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
2. 제1항에 있어서, 상기 트렌치(8) 형성을 위한 식각 공정시 상기 실리콘 기판(1)상에 잔류되는 폴리실리콘층(5,6 및 7)도 모두 제거가 되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
3. 제1항에 있어서, 상기 트렌치(8)의 폭은 상기 도프 폴리실리콘(16)의 증착두께에 의해 조절되며, 상기 질화막(3)으로부터 트렌치(8)까지의 거리는 상기 언도프 폴리실리콘(5)의 증착두께에 따라 조절되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.