KR970018610A - 반도체 소자의 구조 및 제조방법 - Google Patents
반도체 소자의 구조 및 제조방법 Download PDFInfo
- Publication number
- KR970018610A KR970018610A KR1019950029893A KR19950029893A KR970018610A KR 970018610 A KR970018610 A KR 970018610A KR 1019950029893 A KR1019950029893 A KR 1019950029893A KR 19950029893 A KR19950029893 A KR 19950029893A KR 970018610 A KR970018610 A KR 970018610A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- gate electrode
- forming
- longitudinal axis
- semiconductor
- Prior art date
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자에 관한 것으로 고집적 SRAM의 메모리 셀에 적합하도록 한 반도체 소자의 구조 및 제조방법에 관한 것이다. 이와 같은 본 발명의 반도체 소자의 구조는 반도체기판, 상기 반도체 기판상에 형성되는 제1절연막, 상기 제1절연막상에 형성되는 게이트 전극과 제2절연막, 상기 게이트전극 양측에 형성되는 제1도전형 제1불순물영역, 상기 게이트전극 측벽과 반도체 기판상에 형성되는 제3절연막, 상기 게이트전극 종축 양단의 제2절연막상과 상기 게이트전극 종축 중앙측벽의 제3절연막상에 형성되는 반도체층, 상기 게이트전극 종축 양단의 반도체층에 형성되는 제2도전형 불순물 영역을 포함하여 구성되고, 본 발명의 반도체 소자의 제조방법은 반도체 기판상에 제1절연막을 형성하고 제1절연막상에 게이트 전극과 제2절연막을 형성하는 공정과, 상기 게이트전극 양측에 제1도전형 제1불순물 영역을 형성하는 공정과, 상기 게이트전극 측벽과 반도체 기판상에 제3절연막을 형성하는 공정과, 상기 게이트전극 종축 양단의 제2절연막상과 상기 게이트전극 종축 중앙측벽의 제3절연막상에 반도체층을 형성하는 공정과, 상기 게이트전극 종축 중앙측벽의 제3절연막상에 반도체층을 형성하는 공정과, 상기 게이트전극 종축 양단의 반도체층상에 제2도전형 불순물 영역을 형성하는 공정과. 필드산화막을 제외한 전면에 제4절연막을 형성하는 공정과, 상기 제3절연막 양측에 제1도전형 제2불순물 영역을 형성하는 공정으로 이루어진 것이다. 따라서, 신뢰성을 높이며 공정을 용이하게 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 반도체 소자의 구조사시도.
제4도는 본 발명의 반도체 소자의 제조공정 사시도.
Claims (6)
- 반도체기판; 상기 반도체기판상에 제1절연막; 상기 제1절연막상에 형성되는 게이트 전극과 제2절연막; 상기 게이트전극 양측에 형성되는 제1도전형 제1불순물영역; 상기 게이트전극 측벽과 반도체 기판상에 형성되는 제3절연막; 상기 게이트전극 종축 양단의 제2절연막상과 상기 게이트전극 종축 중앙측벽의 제3절연막상에 형성되는 반도체층; 상기 게이트전극 종축 양단의 반도체증에 형성되는 제2도전형 불순물영역 ; 필드 산화막을 제의한 전면에 형성되는 제4절연막; 상기 제3절연막 양측에 형성되는 제1도전형 제2불순물 영역을 포함하여 구성됨을 특징으로 하는 반도체 소자의 구조.
- 반도체 기판상에 제1절연막을 형성하고 제1절연막상에 게이트 전극과 제2절연막을 형성하는 공정과, 상기 게이트전극 양측에 제2도전형 제1불순물 영역을 형성하는 공정과, 상기 게이트전극 측벽과 반도체 기판상에제3절연막을 형성하는 공정과, 상기 게이트전극 종축 양단의 제2 절연막상과 상기 게이트전극 종축 중앙측벽의제2절연막상에 반도체층을 형성하는 공정과, 상기 게이트전극 종축 양단의 반도체층상에 제2도전형 불순물 영역을 형서하는 공정과, 필드산화막을 제외한 전면에 제4절연막을 형성하는 공정과, 상기 제3절연막 양측에 제1도전형 제2불순물 영역을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조방법.
- 제2항에 있어서, 제3절연막은 열산화막을 사용함을 특징으로 하는 반도체 소자의 제조방법.
- 제2항에 있어서, 반도체층은 풀리실리콘을 사용함을 특징으로 하는 반도체 소자의 제조방법.
- 제2항에 있어서, 반도체층 형성하는 공정은, 제2, 제3절연막상에 반도체층을 형성하고 게이트 전극 종축 양단의 반도체층상에 감광막을 패터닝하는 공정과, 반도체층을 이방성 식각과 오버에칭하여 게이트전극 종축 양단의 절연막상과 게이트전극 종축 중앙측벽의 제3절연막상에 잔류시키는 공정을 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제2항에 있어서, 제4절연막은 버퍼 산화막을 사용함을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950029893A KR0172845B1 (ko) | 1995-09-13 | 1995-09-13 | 반도체 소자의 구조 및 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950029893A KR0172845B1 (ko) | 1995-09-13 | 1995-09-13 | 반도체 소자의 구조 및 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970018610A true KR970018610A (ko) | 1997-04-30 |
KR0172845B1 KR0172845B1 (ko) | 1999-02-01 |
Family
ID=19426718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950029893A KR0172845B1 (ko) | 1995-09-13 | 1995-09-13 | 반도체 소자의 구조 및 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0172845B1 (ko) |
-
1995
- 1995-09-13 KR KR1019950029893A patent/KR0172845B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0172845B1 (ko) | 1999-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960026113A (ko) | 스태틱 랜덤 억세스 메모리(sram)소자 및 제조방법 | |
KR940002952A (ko) | 반도체 장치 및 그 제조방법 | |
KR970018402A (ko) | 미세 크기의 접촉창을 가지는 반도체 메모리 장치 및 그 제조방법 | |
KR920013728A (ko) | 반도체 기억장치 및 그 제조방법 | |
KR970018610A (ko) | 반도체 소자의 구조 및 제조방법 | |
KR940027060A (ko) | 폴리 사이드 구조를 갖는 게이트 전극 형성 방법 | |
KR980005626A (ko) | 반도체 소자의 콘택 형성방법 | |
KR950010076A (ko) | 반도체소자의 디램셀 제조방법 | |
KR930011231A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
KR930008882B1 (ko) | 반도체 메모리 소자의 더블스택 커패시터 제조방법 | |
KR930001424A (ko) | 반도체 dram 소자의 캐패시터 제조방법 | |
KR940016504A (ko) | 반도체 소자의 콘택 제조방법 | |
KR970004017A (ko) | 스태틱 랜덤 억세스 메모리소자 및 그 제조방법 | |
KR930022554A (ko) | 메모리 커패시터의 구조 및 제조방법 | |
KR940022854A (ko) | 반도체장치의 접촉창 형성방법 | |
KR930022475A (ko) | 반도체 장치의 콘텍 형성방법 및 그 구조 | |
KR970013047A (ko) | 트랜지스터 및 그 제조방법 | |
KR930005264A (ko) | 반도체 메모리 장치의 캐패시터 제조방법 | |
KR970018213A (ko) | 반도체 장치에서 필드 산화막 제조 방법 | |
KR960026221A (ko) | 반도체 소자 제조방법 | |
KR970067863A (ko) | 반도체 소자의 캐패시터 구조 및 제조방법 | |
KR970030343A (ko) | 반도체 메모리소자의 전극 및 이를 형성하는 방법 | |
KR970067871A (ko) | 반도체 소자의 폴리실리콘층 형성 방법 | |
KR970051960A (ko) | 반도체장치 및 그의 제조방법 | |
KR970018582A (ko) | 반도체장치의 제조방법(method for forming semiconductor device) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060920 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |