KR970013047A - 트랜지스터 및 그 제조방법 - Google Patents
트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR970013047A KR970013047A KR1019950026922A KR19950026922A KR970013047A KR 970013047 A KR970013047 A KR 970013047A KR 1019950026922 A KR1019950026922 A KR 1019950026922A KR 19950026922 A KR19950026922 A KR 19950026922A KR 970013047 A KR970013047 A KR 970013047A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- conductive
- forming
- semiconductor substrate
- film
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 필드산화막의 일부영역상에 형성된 패드 도전막을 갖는 트랜지스터 및 그 제조방법에 관하여 개시한다. 본 발명의 트랜지스터는 반도체기판, 상기 반도체기판 상에서 활성영역을 한정하는 필드산화막, 상기 화성영역 상에 형성된 스페이서를 갖는 게이트전극, 상기 게이트전극 좌, 우에 형성된 얕은 불순물층, 상기 게이트전극의 상부아 상기 필드산화막상에서 단락을 갖는 제1 및 제2도전막 패턴, 상기 제1 및 제2 도전막 패턴을 갖는 반도체기판 전면에 형성된 콘택홀을 갖는 층간 절연막 및 상기 콘택홀에 형성된 도전층을 구비한다.
본 발명에 의하며, 도핑되지 않은 다결정실리콘 패드를 버퍼층(buffer layer)으로 사용하여 이온주입함으로써 N-MOS 및 P-MOS FET 양쪽 모두 이온 주입에 의한 얕은 접합층을 형성시킨 다음 이후 소오스 및 드레인에 콘택을 형성하기 위한 식각공정시 얕은 접합층으로만 식각스톱층으로 사용되던 문제점을 이온주입된 다결정실리콘 패드에 의한 두께만큼 정렬오차에 대한 충분한 마아진을 추가 확보할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도는 본 발명의 제1실시예에 의한 트랜지스터의 단면도이다.
Claims (6)
- 반도체기판 ; 상기 반도체기판 상에서 활성영역을 한정하는 필드한화막 ; 상기 화성영역 상에 형성된 스페이서를 갖는 게이트전극 ; 상기 게이트전극 좌, 우에 형성된 얕은 불순물층 ; 상기 게이트전극의 상부와 상기 필드산화막상에서 단락을 갖는 제1 및 제2 도전막 패턴 ; 상기 제1 및 제2 도전막 패턴을 갖는 반도체기판 전면에 형성된 콘택홀을 갖는 층간 절연막 ; 및 상기 콘택홀에 형성된 도전층을 구비하는 것을 특징으로 하는 트랜지스터.
- 제1항에 있어서, 상기 제1 및 제2 도전막은 도핑된 다결정실리콘으로 구성된 것을 특징으로 하는 트랜지스터.
- 제2항에 있어서, 상기 도핑은 상기 제1 및 제2 도전막이 서로 반대되는 성질의 물질로 형성된 것을 특징으로 하는 트랜지스터.
- 반도체기판상에 서로 다른 웰을 형성하는 단계 ; 상기 웰의 활성영역과 필드영역을 한정하는 소자분리구조를 형성하는 단계 ; 상기 활성영역에 스페이서를 갖는 게이트전극을 형성하는 단계 ; 상기 반도체기판 전면에 형성하여 상기 게이트전극의 및 필드산화막상에서 단락을 갖는 절연막 패턴을 형성하는 단계 ; 상기 절연막 패턴을 웰에 따라 제1 및 제2 도전막화시키면서 동시에 상기 게이트전극에 얕은 불순물층을 형성하는 단계 ; 상기 제1 및 제2 도전막 전면에 콘택홀을 갖는 층간절연막을 형성하는 단계 ; 및 상기 콘택홀을 채우면서 상기 층간절연막 상에 제2 도전막을 형성하는 단계를 포함하는 것을 특징으로 하는 트랜지스터 제조방법.
- 제4항에 있어서, 상기 절연막 패턴은 도핑되지 않은 다결정실리콘막 또는 비정질실리콘막으로 형성하는 것을 특징으로 하는 트랜지스터 제조방법.
- 제4항에 있어서, 상기 제1 및 제2 도전막 패턴은 서로 반대되는 도전성물질이 주입된 다결정실리콘막 또는 비정질실리콘막으로 형성하는 것을 특징으로 하는 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950026922A KR970013047A (ko) | 1995-08-28 | 1995-08-28 | 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950026922A KR970013047A (ko) | 1995-08-28 | 1995-08-28 | 트랜지스터 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970013047A true KR970013047A (ko) | 1997-03-29 |
Family
ID=66595637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950026922A KR970013047A (ko) | 1995-08-28 | 1995-08-28 | 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970013047A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100268806B1 (ko) * | 1997-12-27 | 2000-10-16 | 김영환 | 반도체소자및그제조방법 |
-
1995
- 1995-08-28 KR KR1019950026922A patent/KR970013047A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100268806B1 (ko) * | 1997-12-27 | 2000-10-16 | 김영환 | 반도체소자및그제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960036040A (ko) | 강유전체 메모리 장치 및 그 제조방법 | |
| KR920010975A (ko) | 반도체장치 및 그의 제조방법 | |
| JP3611901B2 (ja) | 半導体装置の製造方法 | |
| KR930014990A (ko) | 반도체장치 및 그 제조방법 | |
| KR900019197A (ko) | 반도체 접속장치 형성방법 | |
| KR940002952A (ko) | 반도체 장치 및 그 제조방법 | |
| JPS5650535A (en) | Manufacture of semiconductor device | |
| KR970030676A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR970013047A (ko) | 트랜지스터 및 그 제조방법 | |
| KR980006438A (ko) | 실리사이드를 이용한 폴리 실리콘 박막트랜지스터 및 제조 방법 | |
| KR970004079A (ko) | 반도체소자 및 그 제조방법 | |
| KR940022796A (ko) | 트랜지스터 격리방법 | |
| JPH0794721A (ja) | 半導体装置及びその製造方法 | |
| JPS59195869A (ja) | 半導体装置の製造方法 | |
| JPS6489366A (en) | Semiconductor device | |
| KR100192363B1 (ko) | 박막트랜지스터의 구조 및 그 제조방법 | |
| JPH0394464A (ja) | 半導体装置 | |
| KR19980019855A (ko) | 스태틱 랜덤 억세스 메모리 셀 및 그 제조방법 | |
| JPH0722624A (ja) | 半導体素子およびその製造方法 | |
| JPH07176739A (ja) | 半導体装置及びその製造方法 | |
| KR19990025043A (ko) | 고신뢰성 반도체 장치의 엘디디 형성 방법 | |
| KR970054507A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR970013371A (ko) | 시램(sram) 및 그 제조방법 | |
| KR930022476A (ko) | 도프드 영역내 비아 홀 제조방법 | |
| KR970018704A (ko) | 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |