KR970023815A - 습식 식각을 이용한 박막 트랜지스터의 제조 방법 - Google Patents
습식 식각을 이용한 박막 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR970023815A KR970023815A KR1019950038698A KR19950038698A KR970023815A KR 970023815 A KR970023815 A KR 970023815A KR 1019950038698 A KR1019950038698 A KR 1019950038698A KR 19950038698 A KR19950038698 A KR 19950038698A KR 970023815 A KR970023815 A KR 970023815A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- film
- thin film
- film transistor
- wet etching
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 8
- 238000001039 wet etching Methods 0.000 title claims abstract 6
- 238000004519 manufacturing process Methods 0.000 title claims abstract 5
- 238000000034 method Methods 0.000 claims abstract description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims abstract 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract 12
- 239000010408 film Substances 0.000 claims abstract 11
- 229910008310 Si—Ge Inorganic materials 0.000 claims abstract 9
- 238000005530 etching Methods 0.000 claims abstract 8
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims abstract 6
- 229910017604 nitric acid Inorganic materials 0.000 claims abstract 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract 4
- 239000008367 deionised water Substances 0.000 claims abstract 4
- 229910021641 deionized water Inorganic materials 0.000 claims abstract 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract 4
- 239000004020 conductor Substances 0.000 claims abstract 2
- 238000000151 deposition Methods 0.000 claims abstract 2
- 239000002184 metal Substances 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims abstract 2
- 239000004065 semiconductor Substances 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract 1
- 230000000873 masking effect Effects 0.000 abstract 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K13/00—Etching, surface-brightening or pickling compositions
- C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
- C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Weting (AREA)
Abstract
본 발명은 습식 식각을 이용한 박막 트랜지스터의 제조 방법에 관한 것으로서, 더욱 상세하게는, 고농도콘택층을 습식 식각으로 형성하는 박막 트랜지스터의 제조 방법에 관한 것이다. 기판 위에 게이트 전극을 형성하고 절연막 및 비정질 실리콘을 증착하고 Si-Ge 막을 형성하고 Si-Ge 막 및 비정질 실리콘을 식각하고 도전 물질을 적층하고 식각하여 소스/드레인 전극을 형성하고 소스/드레인 전극을 마스크로 하여 질산, 불산, 초산 및 탈 이온수를 조성한 식각액을 이용하여 습식 식각 방법으로 Si-Ge막을 식각한다. 따라서, 본 발명에 따른 박막 트랜지스터는 Si-Ge 막으로 된 콘택층을 식각할 때 적정한 조성비를 가지는 식각액을 이용하여 습식 식각함으로써 안정된 식각 공정을 행할 수 있어 에치 백 구조에서도 균일한 활성 채널을 형성하여 소자 특성을 구현할 수 있고 소스/드레인 전극의 금속층의 접촉면에서 콘택 저항을 개선하는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도(라) 내지 (마)는 본 발명에 따른 박막 트랜지스터의 구조를 그 공정 순서에 따라 도시한 단면도이다.
Claims (8)
- 박막 트랜지스터의 반도체층과 금속 전극 사이에 있는 Si-Ge 막을 상기 반도체층에 대하여 선택적으로 식각할 때 사용되는 식각액으로서, 질산40-50부피%, 불산 5-10부피%, 초산 5-10부피%, 탈이온수 30-50부피%를 포함하는 식각액.
- 제1항에서, 상기 질산의 농도는 65∼75중량%인 식각액.
- 제1항에서, 상기 불산의 농도는 1~5중량%인 식각액.
- 기판 위에 게이트 전극을 형성하는 단계, 절연막 및 비정질 실리콘을 증착하는 단계, Si-Ge 막을 형성하는 단계, 상기 Si-Ge 막 및 비정질 실리콘을 식각하는 단계, 도전 물질을 적층하고 식각하여 소스/드레인 전극을 형성하는 단계, 상기 소스/드레인 전극을 마스크로 하여 질산, 불산, 초산 및 탈이온수를 조성한 식각액을 이용하여 습식 식각 방법으로 상기 Si-Ge 막을 식각하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제4항에서, 상기 Si-Ge 막에서 Ge를 25% 이하로 형성하는 박막 트랜지스터의 제조 방법.
- 제4항에서, 상기 식각액에서 질산, 불산, 초산 및 탈 이온수의 부피비는 40~50:5~10:5~10:30~50으로 하는 박막 트랜지스터의 제조 방법.
- 상기 제4항 내지 제6항 중 어느 한 항에서, 상기 질산의 농도는65~75중량%인 것을 사용하는 박막 트랜지스터의 제조 방법.
- 상기 제4항 내지 제6항 중 어느 한 항에서, 상기 불산의 농도는 1~5중량%인 것을 사용하는 박막트랜지스터의 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950038698A KR0154781B1 (ko) | 1995-10-31 | 1995-10-31 | 습식 식각을 이용한 박막 트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950038698A KR0154781B1 (ko) | 1995-10-31 | 1995-10-31 | 습식 식각을 이용한 박막 트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970023815A true KR970023815A (ko) | 1997-05-30 |
| KR0154781B1 KR0154781B1 (ko) | 1998-12-01 |
Family
ID=19432299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950038698A KR0154781B1 (ko) | 1995-10-31 | 1995-10-31 | 습식 식각을 이용한 박막 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0154781B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422808B1 (ko) * | 2000-12-30 | 2004-03-12 | 한국전자통신연구원 | 매우 얇은 활성층을 가지는 박막 트랜지스터의 제조방법 |
| KR100878047B1 (ko) * | 2007-10-19 | 2009-01-13 | (주)조은시스템 | 장력 감지 센서를 이용한 보안 시스템 및 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100542722B1 (ko) * | 1997-11-12 | 2006-04-12 | 삼성전자주식회사 | 반도체장치제조용식각액조성물및이를이용한반도체장치의제조방법 |
| KR100585148B1 (ko) | 2004-06-22 | 2006-05-30 | 삼성전자주식회사 | 실리콘 저매늄 희생층을 이용한 반도체 소자의 미세 패턴형성방법 및 그 패턴 형성방법을 이용한 자기정렬 콘택형성방법 |
-
1995
- 1995-10-31 KR KR1019950038698A patent/KR0154781B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422808B1 (ko) * | 2000-12-30 | 2004-03-12 | 한국전자통신연구원 | 매우 얇은 활성층을 가지는 박막 트랜지스터의 제조방법 |
| KR100878047B1 (ko) * | 2007-10-19 | 2009-01-13 | (주)조은시스템 | 장력 감지 센서를 이용한 보안 시스템 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0154781B1 (ko) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970054334A (ko) | 박막트랜지스터 및 그의 제조방법 | |
| KR950028198A (ko) | 캐패시터 제조방법 | |
| KR970023815A (ko) | 습식 식각을 이용한 박막 트랜지스터의 제조 방법 | |
| KR950004584A (ko) | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 | |
| KR970003696A (ko) | 게이트 전극으로 티타늄 질화막을 사용하는 반도체 장치의 제조방법 | |
| KR970024310A (ko) | 콘택층을 가지는 박막 트랜지스터 및 그 제조 방법 | |
| KR970053822A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR950021262A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR970018213A (ko) | 반도체 장치에서 필드 산화막 제조 방법 | |
| KR950004548A (ko) | 반도체소자 제조방법 | |
| KR950007150A (ko) | 반도체 박막트랜지스터(tft)제조방법 | |
| KR940020583A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR970054107A (ko) | 캐패시터 소자 및 그 제조 방법 | |
| KR930020655A (ko) | 박막트랜지스터의 제조방법 | |
| KR970013125A (ko) | 반도체 소자 구조 | |
| KR960002562A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR960026170A (ko) | 콘택 홀 제조 방법 | |
| KR930015057A (ko) | Mos 트랜지스터 스페이서 형성방법 | |
| KR940009760A (ko) | 콘택 접속을 위한 패드 폴리실리콘 형성 방법 | |
| KR970004104A (ko) | 미세 실리콘 브리지구조 제조방법 | |
| KR950021043A (ko) | 다공질 실리콘의 선택형성을 위한 아몰퍼스 실리콘 마스킹방법 | |
| KR970003833A (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR960026221A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080701 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |