KR970054107A - 캐패시터 소자 및 그 제조 방법 - Google Patents

캐패시터 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR970054107A
KR970054107A KR1019950065895A KR19950065895A KR970054107A KR 970054107 A KR970054107 A KR 970054107A KR 1019950065895 A KR1019950065895 A KR 1019950065895A KR 19950065895 A KR19950065895 A KR 19950065895A KR 970054107 A KR970054107 A KR 970054107A
Authority
KR
South Korea
Prior art keywords
conductivity type
layer
impurity layer
lto
bsg
Prior art date
Application number
KR1019950065895A
Other languages
English (en)
Inventor
김남주
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950065895A priority Critical patent/KR970054107A/ko
Publication of KR970054107A publication Critical patent/KR970054107A/ko

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 산화막 캐패시터에 접합 캐패시터를 접목시켜 캐패시터의 용량을 향상시킨 캐패시터 소자 및 그 제조 방법에 관한 것으로서, 제1전도형의 반도체 기판; 상기 반도체 기판의 표면 근방에 선택적으로 형성된 제1전도형 고농도 불순물층; 상기 제1전도형의 불분물층 내부의 기관 표면 근방에 형성된 제2전도형의 고농도 불순물층; 상기 제2전도형의 불순물층 상부의 실리콘 기판에 적층된 BSG, 폴리실리콘층 및 LTO; 상기 BSG, 폴리실리콘층 및 LTO의 측벽에 형성된 LTO 스페이서; 상기 결과물 상에 침적된 절연막; 및, 상기 절연막을 통하여 상기 제2전도형의 불순물층과 상기 제1전도형의 불순물층과 폴리실리콘층을 함께 연결되는 제1,2전극을 포항하여 이루어진 것이다.

Description

캐피시터 소자 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 캐패시터 소자의 구조 단면도.

Claims (2)

  1. 제1전도형의 반도체 기관; 상기 반도체 기판의 표면 근방에 선택적으로 형성된 제1전도형 고농도 불순물층; 상기 제1전도형의 불순물층 내부의 기판 표면 근방에 형성된 제2전도형의 고농도 불순물층; 상기 제2전도형의 불순물층 상부의 실리콘 기판에 적층된 BSG, 폴리실리콘층 및 LTO: 사기 BSG,폴리 실리콘층 및 LTO의 측벽에 형성된 LTO 스페이서; 상기 결과물상에 침적된 절연막; 및, 상기 절연막을 통하여 상기 제2전도형의 불순물층과, 상기 제1전도형의 불순물층과 폴리실리콘층을 함께 연결되는 제1, 2전극을 포함하여 이루어진 캐페시터 소자.
  2. 고농도로 제1전도형의 불순물이 도핑된 반도체 기판 상에 BSG, 도핑되지 않은 폴리실리콘층 및 LTO를 순차적으로 형성하는 단계 캐페시터 형성을 위한 포토레지스트 패턴 식각 마스크로 사용하여 선택적으로 상기 LTO, 폴리실리콘층 및 BSG를 식각하고, 식각된 측벽에 LTO 스페이서를 형성하는 단계 상기 결과물을 열처리하여 상기 기판 내에 고농도의 제1전도형 불순물층과 상기 BSG에서 확산된 고농도의 제1전도형 불순물층을 형성하는 단계 상기 LTO, 폴리실리콘층 및 BSG를 선택적으로 식각하여 상기 제1전도형의 불순물층을 콘택하기 위한 콘택홀을 형성하는 단계: 상기 결과물 상에 절연막을 참적하는 단계: 상기 제2전도형의 불순물층을 하나의 단자로 하고 상기 제1전도형의 불순물층과 폴리실리콘층을 함께 묶어 또하나의 단자로 사용할 수 있도록 메탈을 증착 및 식각하여 제1, 2전극을 형성하는 단계를 포함하여 이루어진 캐페시터 소자의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950065895A 1995-12-29 1995-12-29 캐패시터 소자 및 그 제조 방법 KR970054107A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950065895A KR970054107A (ko) 1995-12-29 1995-12-29 캐패시터 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950065895A KR970054107A (ko) 1995-12-29 1995-12-29 캐패시터 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR970054107A true KR970054107A (ko) 1997-07-31

Family

ID=66624123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950065895A KR970054107A (ko) 1995-12-29 1995-12-29 캐패시터 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR970054107A (ko)

Similar Documents

Publication Publication Date Title
KR920001724A (ko) 반도체 장치 및 그 제조방법
KR970054334A (ko) 박막트랜지스터 및 그의 제조방법
KR930006941A (ko) 홀 캐패시터 셀 및 그 제조방법
KR940003021A (ko) 반도체 기억장치 및 그 제조방법
KR970054107A (ko) 캐패시터 소자 및 그 제조 방법
KR960015525B1 (ko) 반도체 소자의 제조방법
KR970023815A (ko) 습식 식각을 이용한 박막 트랜지스터의 제조 방법
KR100242390B1 (ko) 고저항 소자 및 그의 제조방법
KR940010333A (ko) 반도체 메모리장치 및 그 제조방법
KR930011247A (ko) 고집적 반도체 메모리장치 및 그 제조방법
KR960002789A (ko) 반도체소자의 캐패시터 제조방법
KR970054549A (ko) 반도체 장치의 커패시터 제조방법
KR960026658A (ko) 반도체소자의 캐패시터 제조방법
KR970024189A (ko) 반도체 메모리 소자 및 그 저항층 형성방법
KR970003981A (ko) 반도체 소자의 캐패시터 제조방법
KR960019708A (ko) 반도체 소자의 전하저장전극 형성 방법
KR970030485A (ko) 반도체 장치의 커패시터 제조방법
KR970018704A (ko) 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법
KR960026615A (ko) 반도체소자의 캐패시터 제조방법
KR960026930A (ko) 반도체 소자의 제조방법
KR980005679A (ko) 활성 영역의 전기적 연결을 위한 반도체 장치의 제조방법
KR970012988A (ko) 원통형 커패시터 제조방법
KR920001728A (ko) 엔-모스 셀의 고집적 기억소자 제조방법
KR970054024A (ko) 반도체 소자의 커패시터 구조 및 제조방법
KR930018731A (ko) 반도체메모리장치 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination