KR970051905A - 미세 패턴 형성을 위한 레지스트 패턴 형성 방법 - Google Patents

미세 패턴 형성을 위한 레지스트 패턴 형성 방법 Download PDF

Info

Publication number
KR970051905A
KR970051905A KR1019950062112A KR19950062112A KR970051905A KR 970051905 A KR970051905 A KR 970051905A KR 1019950062112 A KR1019950062112 A KR 1019950062112A KR 19950062112 A KR19950062112 A KR 19950062112A KR 970051905 A KR970051905 A KR 970051905A
Authority
KR
South Korea
Prior art keywords
resist
forming
pattern
pattern formation
spacer
Prior art date
Application number
KR1019950062112A
Other languages
English (en)
Other versions
KR0172522B1 (ko
Inventor
류달래
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950062112A priority Critical patent/KR0172522B1/ko
Publication of KR970051905A publication Critical patent/KR970051905A/ko
Application granted granted Critical
Publication of KR0172522B1 publication Critical patent/KR0172522B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 평탄화된 제1레지스트를 도포하고 하드베이크 하는 단계; 해상도 및 촛점 여유도가 충분한 두께의 제2레지스트로 패턴을 형성하고 하드베이크 하는 단계; 상기 제2레지스트 패턴 측벽에 상기 레지스트와 식각선택비를 갖는 박막으로 스페이서를 형성하는 단계; 및 상기 스페이서를 식각장벽으로 상기 제2레지스트 및 제1레지스트를 건식식각하는 단계를 포함하는 것을 특징으로 하는 미세 패턴 형성을 위한 레지스트 패턴 형성 방법에 관한 것으로, 종래와 동일한 장치를 가지고도 종래의 단층 레지스트를 이용한 방법의 해상한계를 넘어서는 미세패턴을 쉽게 형성할 수 있으므로 차세대 소자개발을 앞당길 수 있고, 생산에 적용시 공정능력 향상으로 수율 향상이 기대된다.

Description

미세 패턴 형성을 위한 레지스트 패턴 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 내지 제1f도는 본 발명의 일실시예에 따른 레지스트 패턴 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
101 : 하층 박막층 102 : 제1레지스트
103 : HMDS 104 : 제2레지스트
104a : 제2레지스트 패턴 105 : 스페이서용 박막층
105a : 스페이서

Claims (6)

  1. 평탄화된 제1레지스트를 도포하고 하드베이크 하는 단계; 해상도 및 촛점 여유도가 충분한 두께의 제2레지스트로 패턴을 형성하고 하드베이크 하는 단계; 상기 제2레지스트 패턴 측벽에 상기 레지스트와 식각선택비를 갖는 박막으로 스페이서를 형성하는 단계; 및 상기 스페이서를 식각장벽으로 상기 제2레지스트 및 제1레지스트르 건식식각하는 단계를 포함하는 것을 특징으로 하는 미세 패턴 형성을 위한 레지스트 패턴 형성 방법.
  2. 제2항에 있어서; 상기 제1레지스트의 두께를 1㎛ 이상 두껍게 형성하는 것을 특징으로 하는 미세 패턴 형성을 위한 레지스트 패턴 형성 방법.
  3. 제1항에 있어서; 상기 제2레지스트의 두께를 3000Å 내지 5000Å으로 형성하는 것을 특징으로 하는 미세 패턴 형성을 위한 레지스트 패턴 형성 방법.
  4. 제1항에 있어서; 상기 스페이서용 박막을 1500Å 내지 3000Å으로 형성하는 것을 특징으로 하는 미세패턴 형성을 위한 레지스트 패턴 형성 방법.
  5. 제1항에 있어서; 상기 제1, 제2레지스트의 하드베이크 온도는 150℃ 내지 300℃인 것을 특징으로 하는 미세 패턴 형성을 위한 레지스트 패턴 형성 방법.
  6. 제1항에 있어서; 상기 제1레지스트의 표면을 HMDS로 표면 처리하는 단계를 더 포함하는 것을 특징으로 하는 미세 패턴 형성을 위한 레지스트 패턴 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950062112A 1995-12-28 1995-12-28 미세 패턴 형성을 위한 레지스트 패턴 형성 방법 KR0172522B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950062112A KR0172522B1 (ko) 1995-12-28 1995-12-28 미세 패턴 형성을 위한 레지스트 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950062112A KR0172522B1 (ko) 1995-12-28 1995-12-28 미세 패턴 형성을 위한 레지스트 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR970051905A true KR970051905A (ko) 1997-07-29
KR0172522B1 KR0172522B1 (ko) 1999-03-30

Family

ID=19446119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950062112A KR0172522B1 (ko) 1995-12-28 1995-12-28 미세 패턴 형성을 위한 레지스트 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR0172522B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990054909A (ko) * 1997-12-26 1999-07-15 김영환 이중 감광막을 이용한 미세 감광막패턴 형성방법

Also Published As

Publication number Publication date
KR0172522B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR970051905A (ko) 미세 패턴 형성을 위한 레지스트 패턴 형성 방법
KR940018710A (ko) 홀로그램 광학 소자의 제조 방법
KR970028820A (ko) 미세패턴 형성을 위한 레지스트 패턴 형성 방법
KR970030357A (ko) 미세 선폭을 갖는 전도막 형성 방법
KR970024184A (ko) 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor in semiconductor device)
KR970054071A (ko) 이중 스페이서를 이용한 반도체장치의 셀 커패시터 형성방법
KR970024226A (ko) 반도체 메모리소자의 스토리지 전극 형성방법
KR970053427A (ko) 트렌치 소자분리 영역을 갖는 반도체장치의 마스크 정렬키 형성방법
KR970052317A (ko) 반도체 장치의 미세 접촉창 형성 방법
KR970053410A (ko) 반도체소자의 소자분리막 제조방법
KR960026282A (ko) 반도체 소자의 패턴 형성방법
KR940016748A (ko) 박막 트랜지스터의 크로스-오버 제조방법
KR950021522A (ko) 반도체 장치의 미세 도전라인 형성방법
KR950012590A (ko) 위상반전마스크의 제조방법
KR960043118A (ko) 반도체 장치의 비트라인 형성방법
KR970053409A (ko) 반도체소자의 소자분리막 제조방법
KR970053372A (ko) 반도체소자의 소자분리막 제조방법
KR970052354A (ko) 반도체 소자의 콘택 홀 형성방법
KR970052325A (ko) 반도체 소자의 금속 콘택홀 제조 방법
KR950012677A (ko) 반도체 소자의 필드 산화막 형성방법
KR960005957A (ko) 다층배선 형성방법
KR980003891A (ko) 노광용 정렬 키 제조방법
KR950015597A (ko) 반도체소자의 콘택홀 형성방법
KR960043176A (ko) 캐패시터 제조방법
KR960042205A (ko) 다중 위상반전 마스크의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee