KR970028820A - 미세패턴 형성을 위한 레지스트 패턴 형성 방법 - Google Patents
미세패턴 형성을 위한 레지스트 패턴 형성 방법 Download PDFInfo
- Publication number
- KR970028820A KR970028820A KR1019950043629A KR19950043629A KR970028820A KR 970028820 A KR970028820 A KR 970028820A KR 1019950043629 A KR1019950043629 A KR 1019950043629A KR 19950043629 A KR19950043629 A KR 19950043629A KR 970028820 A KR970028820 A KR 970028820A
- Authority
- KR
- South Korea
- Prior art keywords
- resist
- forming
- pattern
- hard
- fine pattern
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 평탄화된 제1레지스트 도포하고 하드베이크 하는 단계; 해상도 및 촛점 여유도가 충분한 두께의 제2레지스트로 패턴을 형성하고 하드베이크 하는 단계; 실리레이션된 제3레지스트를 상기 제2레지스트 패턴간의 공간에 형성하는 단계; 및 산소를 이용한 건식현상 방법으로 상기 제2레지스트 패턴 및 상기 제1레지스트의 소정부위를 식각하는 단계를 포함하는 것을 특징으로 하는 미세패턴 형성을 위한 레지스트 패턴 형성 방법에 관한 것으로, 반도체 소자 제조공정중 사진 및 시각공정에 본 발명의 방법을 사용하면 종래와 동일한 장치를 가지고도 종래의 단층 레지스트를 이용한 방법은 물론 실리레이션 방법보다도 더욱 작은 크기의 미세패턴을 형성할 수 있으며, 또한 CD, 즉 패턴의 선폭을 종래 방법보다 훨씬 안정적으로 조절·유지할 수 있으므로 차세대 소자개발을 앞당길 수 있고, 생산에 적용시 공정능력 향상으로 수율 향상을 가져오는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2f도는 본 발명의 일실시예에 따른 레지스트 패턴 형성 공정도.
Claims (9)
- 평탄화퇸 제1레지스트 도포하고 하드베이크 하는 단계; 해상도 및 촛점 여유도가 충분한 두께의 제2레지스트로 패턴을 형성하고 하드베이크 하는 단계; 실리레이션된 제3레지스트를 상기 제2레지스트 패턴간의 공간에 형성하는 단계; 및 산소를 이용한 건식현상 방법으로 상기 제2레지스트 패턴 및 상기 제1레지스트의 소정부위를 식각하는 단계를 포함하는 것을 특징으로 하는 미세패턴 형성을 위한 레지스트 패턴 형성 방법.
- 제1항에 있어서; 실리레이션된 제3레지스트를 상기 제2레지스트 패턴간의 공간에 형성하는 단계는, 전체 구조 상부에 제3레지스트를 도포하고 하드베이크 하는 단계; 상기 하드베이크된 제3레지스트를 상기 제2레지스트 패턴의 표면이 드러나도록 에치백 하는 단계; 상기 에치백된 제3레지스트를 실리레이션 하는 단계를 더 포함하는 것을 특징으로 하는 미세패턴 형성을 위한 레지스트 패턴 형성 방법.
- 제1항에 있어서; 실리레이션된 제3레지스트를 상기 제2레지스트 패턴간의 공간에 형성하는 단계는, 전체 구조 상부에 제3레지스트를 도포하는 단계; 상기 제3레지스트를 실리레이션 하는 단계; 상기 제2레지스트 패턴의 표면이 드러나도록 에치백 하는 단계를 더 포함하는 것을 특징으로 하는 미세패턴 형성을 위한 레지스트 패턴 형성 방법.
- 제2항 또는 제3항에 있어서; 상기 제1레지스트의 두께를 1㎛이상 두껍게 형성하는 것을 특징으로 하는 미세패턴 형성을 위한 레지스트 패턴 형성 방법.
- 제4항에 있어서; 상기 제2레지스트의 두께를 3000Å 내지 5000Å으로 형성하는 것을 특징으로 하는 미세패턴 형성을 위한 레지스트 패턴 형성 방법.
- 제5항에 있어서; 상기 제3레지스트의 두께를 5000Å 내지 8000Å으로 형성하는 것을 특징으로 하는 미세패턴 형성을 위한 레지스트 패턴 형성 방법.
- 제2항 또는 제3항에 있어서; 상기 제1, 제2 및 제3레지스트의 하드베이크 온도는 150℃ 내지 300℃인 것을 특징으로 하는 미세패턴 형성을 위한 레지스트 패턴 형성 방법.
- 제2항 또는 제3항에 있어서; 상기 제1, 제2 및 제3레지스트의 하드베이크 온도는 250℃인 것을 특징으로 하는 미세패턴 형성을 위한 레지스트 패턴 형성 방법.
- 제12항 또는 제3항에 있어서; 상기 제1, 제2레지스트의 표면을 HMDS로 표면 처리하는 것을 더 포함하는 것을 특징으로 하는 미세패턴 형성을 위한 레지스트 패턴 형성 방법.※ 참고사항:최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043629A KR0147492B1 (ko) | 1995-11-24 | 1995-11-24 | 미세패턴 형성을 위한 레지스트 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043629A KR0147492B1 (ko) | 1995-11-24 | 1995-11-24 | 미세패턴 형성을 위한 레지스트 패턴 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970028820A true KR970028820A (ko) | 1997-06-24 |
| KR0147492B1 KR0147492B1 (ko) | 1998-08-01 |
Family
ID=19435657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950043629A KR0147492B1 (ko) | 1995-11-24 | 1995-11-24 | 미세패턴 형성을 위한 레지스트 패턴 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0147492B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100520669B1 (ko) * | 1999-05-06 | 2005-10-10 | 주식회사 하이닉스반도체 | Ｔｓｉ 공정에 의한 초미세 패턴의 형성방법 |
-
1995
- 1995-11-24 KR KR1019950043629A patent/KR0147492B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0147492B1 (ko) | 1998-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0304077A3 (en) | Method of forming a fine pattern | |
| KR970028820A (ko) | 미세패턴 형성을 위한 레지스트 패턴 형성 방법 | |
| EP0984328A3 (en) | A method of surface etching silica glass, for instance for fabricating phase masks | |
| KR950012151A (ko) | 다층레지스트를 이용한 패턴형성방법 | |
| KR970030357A (ko) | 미세 선폭을 갖는 전도막 형성 방법 | |
| KR970051905A (ko) | 미세 패턴 형성을 위한 레지스트 패턴 형성 방법 | |
| KR970052570A (ko) | 반도체 장치의 평탄화방법 | |
| KR100399956B1 (ko) | 반도체장치의전하저장전극형성방법 | |
| KR970013022A (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR20040054340A (ko) | 반도체 소자의 제조 방법 | |
| KR940016748A (ko) | 박막 트랜지스터의 크로스-오버 제조방법 | |
| KR970016798A (ko) | 포토 레지스트 패턴의 형성 방법 | |
| KR20000003496A (ko) | 희생막을 이용한 콘택홀 형성방법 | |
| KR20050059820A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR980005486A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR940015698A (ko) | 미세한 감광막 패턴 형성 방법 | |
| KR970052354A (ko) | 반도체 소자의 콘택 홀 형성방법 | |
| KR950021522A (ko) | 반도체 장치의 미세 도전라인 형성방법 | |
| KR970023711A (ko) | 반도체소자의 콘택부 형성방법 | |
| KR960026304A (ko) | 반도체 소자의 패턴 형성방법 | |
| JPH09146256A (ja) | フォトマスク及び半導体装置の製造方法 | |
| KR950029855A (ko) | 아이엠디(imd)를 이용한 메탈패턴 형성방법 | |
| JPH0353522A (ja) | 垂直壁面のエッチング方法 | |
| KR970030508A (ko) | 트렌치 dmos 트랜지스터의 제조방법 | |
| KR970017210A (ko) | 박막 자기 헤드의 메탈층 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080418 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |