KR20000003496A - 희생막을 이용한 콘택홀 형성방법 - Google Patents
희생막을 이용한 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR20000003496A KR20000003496A KR1019980024738A KR19980024738A KR20000003496A KR 20000003496 A KR20000003496 A KR 20000003496A KR 1019980024738 A KR1019980024738 A KR 1019980024738A KR 19980024738 A KR19980024738 A KR 19980024738A KR 20000003496 A KR20000003496 A KR 20000003496A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- film
- forming
- sacrificial
- sacrifice
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체기판상에 산화막을 형성하는 단계와, 상기 산화막상에 희생막을 형성하는 단계, 상기 희생막상에 소정의 콘택홀 레지스트패턴을 형성하는 단계, 상기 레지스트패턴을 마스크로 하여 상기 희생막을 패터닝하는 단계, 및 상기 희생막패턴을 마스크로 하여 상기 산화막을 선택적으로 식각하여 콘택홀을 형성하는 단계로 이루어지는 희생막을 이용한 콘택홀 형성방법을 제공함으로써 희생막을 이용하여 식각선택비를 향상시켜 애스펙트비가 큰 콘택홀도 용이하게 형성할 수 있도록 한다.
Description
본 발명은 희생막을 이용한 콘택홀 형성방법에 관한 것으로, 특히 희생막을 이용하여 식각선택비를 향상시켜 애스펙트비(Aspect ratio)가 큰 콘택홀을 형성하는 방법에 관한 것이다.
반도체소자의 고집적화에 따라서 금속콘택홀의 경우에도 0.30㎛이하의 콘택홀패턴 형성이 필요하나, 기존의 i-라인 파장을 이용하는 경우 변형조명 및 위상반전마스크를 사용하더라도 해상도의 한계에 도달하여 충분한 공정여유도를 확보하기가 어렵다. 따라서 DUV를 포함한 단파장의 사용이 불가피하나 DUV레지스트의 경우 산화막에 대한 식각선택비가 2-3:1에 불과하여 약 20000Å의 깊이를 갖는 콘택홀의 경우 13000Å이상의 레지스트두께가 요구된다. 이때 두꺼운 레지스트를 적용할 경우의 문제점들을 열거해 보면, (1)촛점여유도(DOF마진)의 감소, (2)선폭조절(CD조절)의 어려움, (3)콘택홀의 위치별 CD차이가 증가(벌크효과(Bulk effect)의 증대), (4)레지스트 두께의 균일도 저하에 따른 수율감소, (5)해상도의 감소등이 예상된다. 따라서 얇은 레지스트의 적용이 필요하게 된다.
본 발명은 상술한 문제점들을 해결하기 위한 것으로, 희생막을 이용하여 식각선택비를 향상시켜 애스펙트비가 큰 콘택홀도 용이하게 형성할 수 있는 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 희생막을 이용한 콘택홀 형성방법은 반도체기판상에 산화막을 형성하는 단계와, 상기 산화막상에 희생막을 형성하는 단계, 상기 희생막상에 소정의 콘택홀 레지스트패턴을 형성하는 단계, 상기 레지스트패턴을 마스크로 하여 상기 희생막을 패터닝하는 단계, 및 상기 희생막패턴을 마스크로 하여 상기 산화막을 선택적으로 식각하여 콘택홀을 형성하는 단계를 포함하여 구성된다.
도 1a 내지 도 1d는 본 발명에 의한 희생막을 이용한 콘택홀 형성방법을 도시한 공정순서도.
*도면의 주요부분에 대한 부호의 설명*
1.산화막 2.희생막
3.레지스트 4.배리어막
5.텅스텐 6.Ti막
7.알루미늄막 8.TiN막
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 1a 내지 도 1d에 본 발명에 의한 희생막을 이용한 콘택홀 형성방법을 공정순서에 따라 나타내었다.
먼저, 도 1a에 도시한 바와 같이 반도체기판(도시하지 않음)상에 콘택홀이 형성될 절연막으로서, 예컨대 산화막(1)을 형성한 후, 이위에 희생막(2)으로서 1000 내지 3000Å의 Ti막을 형성하고 그위에 레지스트를 도포한다. 상기 레지스트를 소정의 콘택홀패턴으로 패터닝하고, 이 레지스트패턴을 마스크로 하여 상기 Ti희생막(2)을 식각한다.
다음에 도 1b에 나타낸 바와 같이 상기 Ti막(2)패턴을 마스크로 하여 그 하부의 산화막(1)을 식각하여 콘택홀을 형성한 후, 레지스트패턴을 제거한다. 이때, 일반적으로 산화막에 대한 Ti의 식각선택비가 10:1이상이기 때문에 예를 들어, 20000Å정도의 깊이를 갖는 콘택홀 형성시 2500Å의 Ti막을 희생막으로 이용할 경우, 3000Å정도의 얇은 두께의 레지스트의 적용이 가능하며, 또한 DUV공정의 적용이 가능하여 0.30㎛이하의 콘택홀 패턴 형성이 용이하다는 것을 당분야의 통상의 지식을 가진자에게 명백할 것이다.
이어서 도 1c에 나타낸 바와 같이 배리어금속막(4)으로서 예컨대 Ti/TiN을 증착하고, 그 전면에 텅스텐을 증착한 후, 이를 에치백하여 상기 콘택홀내에만 텅스텐층(5)이 매립되도록 한다. 이어서 도 1d에 도시한 바와 같이 기판전면에 다층의 금속막, 예컨대 Ti(6), 알루미늄(7) 및 TiN(8)을 차례로 증착하고 이를 소정의 금속배선패턴으로 패터닝하여 금속배선을 형성한다. 도 1d에 나타낸 바와 같이 패터닝되지 않은 부분에 남아 있는 Ti희생막은 추후의 금속식각공정에서 제거된다. 따라서 희생막으로서 Ti막을 증착하는 과정 하나만 추가함으로써 애스펙트비가 큰 콘택홀을 용이하게 형성할 수 있다.
한편, 희생막으로서 상기한 Ti대신에 산화막에 대한 식각선택비가 비슷한 폴리실리콘을 사용하는 것도 가능한데, 이때 폴리실리콘은 절연막으로서 후속 공정진행에 아무런 역할을 하지 않는다. 다만 토폴로지 완화를 목적으로 하는 경우에는 금속콘택 식각후 CMP공정을 적용하여 제거할 수 있다. 상기와 같이 희생막으로서 폴리실리콘층을 이용하는 경우, 폴리실리콘 플러그를 적용하는 비트라인 콘택이 경우에도 본 발명에 의한 콘택홀 형성방법을 그대로 적용할 수 있다.
또한, 위상반전마스크를 이용하여 콘택홀을 형성하는 경우 사이드로브 효과(sidelobe effect)를 방지하기 위하여 본 발명에 의한 희생막을 이용한 콘택홀 형성방법을 적용할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상 상술한 바와 같이 본 발명에 의하면, 금속콘택 형성시 DUV를 적용할 수 있으므로 미세 콘택홀 형성이 가능하게 되며, 얇은 레지스트를 적용할 수 있어 공정마진이 향상된다. 또한 종래의 TLR공정에 비해 희생막 제거공정이 불필요하므로 공정이 단순화된다.
Claims (5)
- 반도체기판상에 산화막을 형성하는 단계와,상기 산화막상에 희생막을 형성하는 단계,상기 희생막상에 소정의 콘택홀 레지스트패턴을 형성하는 단계,상기 레지스트패턴을 마스크로 하여 상기 희생막을 패터닝하는 단계, 및상기 희생막패턴을 마스크로 하여 상기 산화막을 선택적으로 식각하여 콘택홀을 형성하는 단계를 포함하는 희생막을 이용한 콘택홀 형성방법.
- 제1항에 있어서,상기 희생막은 상기 산화막에 대한 식각선택비가 적어도 10:1인 물질로 형성하는 희생막을 이용한 콘택홀 형성방법.
- 제1항에 있어서,상기 희생막은 Ti를 증착하여 형성하는 희생막을 이용한 콘택홀 형성방법.
- 제3항에 있어서,상기 Ti를 1000 내지 3000Å이상의 두께로 형성하는 희생막을 이용한 콘택홀 형성방법.
- 제1항에 있어서,상기 희생막을 폴리실리콘으로 형성하는 희생막을 이용한 콘택홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024738A KR20000003496A (ko) | 1998-06-29 | 1998-06-29 | 희생막을 이용한 콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024738A KR20000003496A (ko) | 1998-06-29 | 1998-06-29 | 희생막을 이용한 콘택홀 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000003496A true KR20000003496A (ko) | 2000-01-15 |
Family
ID=19541267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980024738A KR20000003496A (ko) | 1998-06-29 | 1998-06-29 | 희생막을 이용한 콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000003496A (ko) |
-
1998
- 1998-06-29 KR KR1019980024738A patent/KR20000003496A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101002928B1 (ko) | 반도체 소자의 미세 라인 형성방법 | |
| KR100720243B1 (ko) | 이중 노광 공정을 이용한 미세 패턴 형성방법 | |
| KR20000003496A (ko) | 희생막을 이용한 콘택홀 형성방법 | |
| KR100390912B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20050104088A (ko) | 반도체소자의 콘택홀 형성 방법 | |
| KR100248345B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20040043289A (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR100318269B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR100418921B1 (ko) | 반도체 소자의 제조방법 | |
| KR100956596B1 (ko) | 반도체 소자의 미세 게이트 형성방법 | |
| KR100858874B1 (ko) | 불화아르곤 노광원을 이용한 반도체소자 제조방법 | |
| KR20030091452A (ko) | 피팅 현상을 방지하는 패턴 형성 방법 | |
| KR100399441B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR980005486A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20070066111A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR20050073363A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970052386A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR20070063148A (ko) | 반도체 소자의 제조 방법 | |
| KR20030056793A (ko) | 반도체 소자의 형성 방법 | |
| KR20040059915A (ko) | 반도체 소자의 제조방법 | |
| KR970028820A (ko) | 미세패턴 형성을 위한 레지스트 패턴 형성 방법 | |
| KR20040039977A (ko) | 반도체 소자의 패턴 형성방법 | |
| KR970018149A (ko) | 반도체장치의 미세패턴 형성방법 | |
| KR20020046678A (ko) | 반도체 소자의 워드 라인 형성방법 | |
| KR20050074761A (ko) | 반도체 소자의 미세 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |