KR970030357A - 미세 선폭을 갖는 전도막 형성 방법 - Google Patents

미세 선폭을 갖는 전도막 형성 방법 Download PDF

Info

Publication number
KR970030357A
KR970030357A KR1019950043277A KR19950043277A KR970030357A KR 970030357 A KR970030357 A KR 970030357A KR 1019950043277 A KR1019950043277 A KR 1019950043277A KR 19950043277 A KR19950043277 A KR 19950043277A KR 970030357 A KR970030357 A KR 970030357A
Authority
KR
South Korea
Prior art keywords
resist
conductive film
forming
line width
thin film
Prior art date
Application number
KR1019950043277A
Other languages
English (en)
Other versions
KR0172300B1 (ko
Inventor
류달래
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950043277A priority Critical patent/KR0172300B1/ko
Publication of KR970030357A publication Critical patent/KR970030357A/ko
Application granted granted Critical
Publication of KR0172300B1 publication Critical patent/KR0172300B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 전도막 상에 평탄화된 제1 레지스트를 도포하고 하드베이크 하는 단계; 해상도 및 초점 여유도가 충분한 두께로, 전도막 패턴이 형성될 부위와 오버랩 되는 부위가 노출되는 제2 레지스트 패턴을 형성하고 하드베이크 하는 단계; 상기 제2 레지스트 패턴간의 공간에 상기 레지스트와 식각선택비를 갖는 박막 패턴을 형성하는 단계; 상기 박막 패턴을 식각장벽으로 상기 제2 레지스트 및 제1 레지스트를 건식식각하는 단계; 및 노출되는 상기 전도막을 식각 하는 단계를 포함하는 것을 특징으로 하는 미세 선폭을 갖는 전도막 형성 방법에 관한 것으로, 반도체 소자 제조공정중 특히 미세패턴 형성이 필요한 게이트 전극 형성시 본 발명의 기술의 사용하면 종래의 제조 장치를 가지고도 종래 방법에 의한 리소그라피 해상한계를 뛰어 넘는 미세선폭의 게이트 전극을 너칭 또는 초점불량(Defocus)등과 같은 또다른 공정 문제점 없이 안정적으로 형성시킬 수 있으므로 차세대 소자개발을 앞당길 수 있고, 생산이 적용시 공정능력 향상으로 수율 향상을 가져오는 효과가 있다.

Description

미세 선폭을 갖는 전도막 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2g도는 본 발명의 일실시예에 따른 게이트 전극 형성 공정도.

Claims (6)

  1. 전도막 상에 평탄화된 제1 레지스트를 도포하고 하드베이크 하는 단계; 해상도 및 초점 여유도가 충분한 두께로 전도막 패턴이 형성될 부위와 오버랩 되는 부위가 노출되는 제2 레지스트 패턴을 형성하고 하드베이크 하는 단계; 상기 제2 레지스트 패턴간의 공간에 상기 레지스트와 식각선택비를 갖는 박막 패턴을 형성하는 단계; 상기 박막 패턴을 식각장벽으로 상기 제2 레지스트 및 제1 레지스트를 건식식각하는 단계; 및 노출되는 상기 전도막을 식각 하는 단계를 포함하는 것을 특징으로 하는 미세 선폭을 갖는 전도막 형성 방법.
  2. 제1항에 있어서, 상기 박막패턴을 형성하는 단계는, 전체구조 상부에 박막을 형성하는 단계; 상기 박막을 상기 제2 레지스트 패턴이 드러나도록 에치백 하는 단계로 이루어지는 것을 특징으로 하는 미세 선폭을 갖는 전도막 형성 방법.
  3. 제1항에 있어서, 상기 제1 레지스트의 두께를 1 ㎛ 이상 두껍게 형성하는 것을 특징으로 하는 미세 선폭을 갖는 전도막 형성 방법.
  4. 제1항에 있어서, 상기 제2 레지스트의 두께를 3000Å 내지 5000Å으로 형성하는 것을 특징으로 하는 미세 선폭을 갖는 전도막 형성 방법.
  5. 제1항에 있어서, 상기 제1, 제2 레지스트의 하드베이크 온도는 150℃ 내지 300℃인 것을 특징으로 하는 미세 선폭을 갖는 전도막 형성 방법.
  6. 제1항에 있어서, 상기 제1 및 제2 레지스트의 표면을 HMDS로 표면 처리하는 단계를 포함하는 것을 특징으로 하는 미세 선폭을 갖는 전도막 형성 방법.
KR1019950043277A 1995-11-23 1995-11-23 미세 선폭을 갖는 전도막 형성방법 KR0172300B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950043277A KR0172300B1 (ko) 1995-11-23 1995-11-23 미세 선폭을 갖는 전도막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950043277A KR0172300B1 (ko) 1995-11-23 1995-11-23 미세 선폭을 갖는 전도막 형성방법

Publications (2)

Publication Number Publication Date
KR970030357A true KR970030357A (ko) 1997-06-26
KR0172300B1 KR0172300B1 (ko) 1999-03-30

Family

ID=19435413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950043277A KR0172300B1 (ko) 1995-11-23 1995-11-23 미세 선폭을 갖는 전도막 형성방법

Country Status (1)

Country Link
KR (1) KR0172300B1 (ko)

Also Published As

Publication number Publication date
KR0172300B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR960005789A (ko) 반도체소자의 콘택홀 제조방법
KR970030357A (ko) 미세 선폭을 갖는 전도막 형성 방법
KR940018710A (ko) 홀로그램 광학 소자의 제조 방법
KR0142662B1 (ko) 광간섭 무늬를 이용한 캐패시터의 전하저장전극 형성방법
KR970028820A (ko) 미세패턴 형성을 위한 레지스트 패턴 형성 방법
KR960014962B1 (ko) 위상반전마스크의 제조방법
KR0159012B1 (ko) 2층 감광막 패턴 형성방법
KR940015698A (ko) 미세한 감광막 패턴 형성 방법
KR20010056936A (ko) 반도체 소자의 미세 콘택홀 형성방법
KR970051905A (ko) 미세 패턴 형성을 위한 레지스트 패턴 형성 방법
KR960001881A (ko) 반도체소자의 미세 도전층 패턴 제조방법
KR0142663B1 (ko) 광간섭 무늬를 이용한 캐패시터의 전하저장전극 형성방법
KR960008095B1 (ko) 오르가닉 아크층을 이용한 미세 패턴 형성 방법
KR0165360B1 (ko) 반도체 리소그라피 방법, 이에 사용되는 포토마스크 및 그 제조방법
KR940016748A (ko) 박막 트랜지스터의 크로스-오버 제조방법
KR950021063A (ko) 반도체 소자의 스텝 커버리지(Step coverage) 향상방법
KR970048939A (ko) 반도체 소자 제조를 위한 마스크 및 그 제조방법
KR940002942A (ko) 반도체 장치의 콘택 형성 방법
KR960026304A (ko) 반도체 소자의 패턴 형성방법
KR960042205A (ko) 다중 위상반전 마스크의 제조방법
KR970022517A (ko) 포토마스크 및 그 제조방법
KR960026635A (ko) 금속배선 형성방법
KR960002581A (ko) 반도체소자의 콘택홀 제조방법
KR970024157A (ko) 강유전체 불활성 메모리소자의 제조방법
KR980005486A (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee