KR970024157A - 강유전체 불활성 메모리소자의 제조방법 - Google Patents
강유전체 불활성 메모리소자의 제조방법 Download PDFInfo
- Publication number
- KR970024157A KR970024157A KR1019950039023A KR19950039023A KR970024157A KR 970024157 A KR970024157 A KR 970024157A KR 1019950039023 A KR1019950039023 A KR 1019950039023A KR 19950039023 A KR19950039023 A KR 19950039023A KR 970024157 A KR970024157 A KR 970024157A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- semiconductor substrate
- forming
- ferroelectric
- pattern
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims abstract 10
- 239000000758 substrate Substances 0.000 claims abstract 10
- 238000005530 etching Methods 0.000 claims abstract 7
- 238000000034 method Methods 0.000 claims abstract 7
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 3
- 229910000420 cerium oxide Inorganic materials 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
강유전체 불활성 메모리소자의 제조방법에 대해 기재되어 있다. 이는, 반도체기판 상에 제1, 제2 및 제3절연막을 차례대로 적층하는 단계, 절연막들을 부분적으로 식각함으로써 채널영역의 반도체기판을 노출시키는 홈을 갖는 절연막 패턴을 형성하는 단계, 절연막 패턴이 형성되어 있는 반도체기판 전면에 강유전체막을 형성하는 단계, 홈에만 강유전체막이 남도록 강유전체막을 에치백하는 단계, 반도체기판 전면에 도전막을 형성하는 단계, 채널영역의 도전막을 덮는 모양의 감광막 패턴을 도전막 상에 형성하는 단계 및 감광막 패턴을 식각마스크로하여 도전막을 이방성식각함으로써 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
따라서, 1메가 또는 1기가 이상의 메모리장치에서 게이트 전극의 크기를 원하는 대로 조절할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1J도는 본 발명에 의한 강유전체 불활성 메모리 소자의 제조방법을 설명하기 위해 도시한 단면도들이다.
Claims (7)
- 반도체기판 상에 제1, 제2 및 제3절연막을 차례대로 적층하는 제1단계; 상기 절연막들을 부분적으로 식각함으로써 채널영역의 반도체기판을 노출시키는 홈을 갖는 절연막 패턴을 형성하는 제2단계; 상기 절연막 패턴이 형성되어 있는 반도체기판 전면에 강유전체막을 형성하는 제3단계; 상기 홈에만 강유전체막이 남도록 강유전체막을 에치백하는 제4단계; 상기 제4단계 후의 반도체기판 전면에 도전막을 형성하는 제5단계; 채널영역의 상기 도전막을 덮는 모양의 감광막 패턴을 상기 도전막 상에 형성하는 제6단계; 상기 감광막 패턴을 식각마스크로하여 상기 도전막을 이방성식각하는 제7단계를 포함하는 것을 특징으로 하는 강유전체 불활성 메모리소자의 제조방법.
- 제1항에 있어서, 상기 2단계 후, 상기 홈에 의해 노출된 반도체기판 표면에 희생산화막을 형성한 후, 이를 제거하는 공정을 더 포함하는 것을 특징으로 하는 강유전체 불활성 메모리소자의 제조방법.
- 제1항 및 제2항 중 어느 한항에 있어서, 상기 제2단계 후, 상기 절연막 패턴이 형성되어 있는 반도체기판 전면에 산화 이트리움(Y2O3)막 및 산화 세리움(C2O2)막 중 어느 하나를 도포하여 게이트 산화막을 형성하는 공정을 더 포함하는 것을 특징으로 하는 강유전체 불활성 메모리소자의 제조방법.
- 제3항에 있어서, 상기 게이트 산화막은 이온 클러스터 빔 증착법에 의해 형성되는 것을 특징으로 하는 강유전체 불활성 메모리소자의 제조방법.
- 제1항에 있어서, 상기 강유전체막은 PZT로 형성되는 것을 특징으로 하는 강유전체 불활성 메모리소자의 제조방법.
- 제1항에 있어서, 상기 제4단계 후, 상기 절연막 패턴을 구성하는 제3절연막을 습식식각법으로 제거하는 공정을 더 포함하는 것을 특징으로 하는 강유전체 불활성 메모리소자의 제조방법.
- 제1항에 있어서, 상기 절연막 패턴을 구성하는 제2절연막은 상기 제7단계 시 제거되는 것을 특징으로 하는 강유전체 불활성 메모리소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950039023A KR970024157A (ko) | 1995-10-31 | 1995-10-31 | 강유전체 불활성 메모리소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950039023A KR970024157A (ko) | 1995-10-31 | 1995-10-31 | 강유전체 불활성 메모리소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970024157A true KR970024157A (ko) | 1997-05-30 |
Family
ID=66586797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950039023A KR970024157A (ko) | 1995-10-31 | 1995-10-31 | 강유전체 불활성 메모리소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970024157A (ko) |
-
1995
- 1995-10-31 KR KR1019950039023A patent/KR970024157A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR980006510A (ko) | 반도체 장치의 제조방법 | |
| KR980006303A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960036086A (ko) | 플래쉬 이이피롬 셀의 제조방법 | |
| KR970024157A (ko) | 강유전체 불활성 메모리소자의 제조방법 | |
| KR980006032A (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR100356478B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100634267B1 (ko) | 반도체 장치에서 소자 분리 영역의 형성 방법 | |
| US20030087529A1 (en) | Hard mask removal process | |
| KR100770534B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0151191B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR970024226A (ko) | 반도체 메모리소자의 스토리지 전극 형성방법 | |
| KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960015751A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR970048928A (ko) | 반도체장치의 미세패턴 형성방법 | |
| KR970023825A (ko) | 스페이서 필라를 이용한 반도체장치의 평탄화 방법 | |
| KR980006052A (ko) | 반도체장치의 소자분리 방법 | |
| KR970030363A (ko) | 반도체 소자의 제조방법 | |
| KR970018371A (ko) | 반도체 메모리 장치의 소자 분리방법 | |
| KR970054044A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970054043A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR960030327A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970003466A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR980005506A (ko) | 반도체장치의 플로팅게이트 형성방법 | |
| KR980005486A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970023711A (ko) | 반도체소자의 콘택부 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |