KR970023711A - 반도체소자의 콘택부 형성방법 - Google Patents

반도체소자의 콘택부 형성방법 Download PDF

Info

Publication number
KR970023711A
KR970023711A KR1019950034996A KR19950034996A KR970023711A KR 970023711 A KR970023711 A KR 970023711A KR 1019950034996 A KR1019950034996 A KR 1019950034996A KR 19950034996 A KR19950034996 A KR 19950034996A KR 970023711 A KR970023711 A KR 970023711A
Authority
KR
South Korea
Prior art keywords
forming
semiconductor substrate
pattern
intermediate material
contact
Prior art date
Application number
KR1019950034996A
Other languages
English (en)
Other versions
KR0166204B1 (ko
Inventor
추창웅
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950034996A priority Critical patent/KR0166204B1/ko
Publication of KR970023711A publication Critical patent/KR970023711A/ko
Application granted granted Critical
Publication of KR0166204B1 publication Critical patent/KR0166204B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

고집적 반도체소자의 콘택부의 형성방법을 개시하고 있다.
본 발명의 방법은 임의의 전도층 패턴이 형성된 반도체 기판의 전면에 절연층을 증착한 후 에칭하여 콘택형성예정영역의 반도체기판을 노출시키는 공정, 노출된 반도체기판을 포함한 전면에 콘택형성을 위한 매개물질층을 증착한 후 콘택형성예정영역 외의 부분에서 매개물질층을 제거하여 콘택형성예정영역에 매개물질 패턴을 형성하는 공정, 매개물질 패턴을 포함하는 반도체기판의 전면에 층간 절연막을 형성하는 공정, 형성된 층간 절연막의 상부를 제거하여 매개물질 패턴을 노출시키는 공정 및 노출된 매개물질 패턴을 제거하는 공정을 구비하여 이루어진 것을 특징으로 한다.
따라서 마이크로 로딩 효과에 의해 에칭이 진행되지 않아서 제거될 부분이 완전히 제거되지 않기 때문에 공정 완료후 반도체소자에서 전기적 접속이 이루어지지 않는 현상을 방지하는 효과를 가진다.

Description

반도체소자의 콘택부 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2A 도 내지 제 2E 도는 본 발명의 일 실시예에 의한 콘택부의 형성과정을 나타내는 공정순서도다.

Claims (6)

  1. 임의의 전도층 패턴이 형성된 반도체기판의 전면에 절연층을 증착한 후 콘택형성예정영역의 반도체기판을 노출시키는 공정 ; 상기 노출된 반도체기판을 포함한 전면에 콘택형성을 위한 매개물질층을 증착한 후 상기 콘택형성예정영역 외의 부분에서 상기 매개 물질층을 제거하여 상기 콘택형성예정영역에 매개물질 패턴을 형성하는 공정;상기 반도체기판의 전면에 층간 절연막을 형성하는 공정 ; 상기 층간 절연막의 상부를 반도체기판 전면에 걸쳐 제거하여 상기 매개물질 패턴을 노출시키는 공정 ; 및 상기 매개물질 패턴을 제거하는 공정 ; 을 구비하여 이루어진 것을 특징으로 하는 반도체소자의 콘택부 형성 방법.
  2. 제 1 항에 있어서, 상기 매개 물질층은 포토 레지스트로 이루어지는 것을 특징으로 하는 상기 반도체소자의 콘택부 형성 방법.
  3. 제 1 항에 있어서, 상기 매개물질층은 유기물로 이루어지는 것을 특징으로 하는 상기 반도체소자의 콘택부 형성방법.
  4. 제 1 항에 있어서, 상기 콘택부 위로 상기 층간 절연막을 형성하기 전에 상기 매개물질 패턴을 자외선을 이용하여 베이크(bake)하는 공정을 더 구비하는 것을 특징으로 하는 상기 반도체소자의 콘택부 형성방법.
  5. 제 1 항에 있어서, 상기 매개물질 패턴을 노출시키는 공정은 에치백(etch back)방법을 이용하는 것임을 특징으로 하는 상기 반도체소자의 콘택부 형성방법.
  6. 제 1 항에 있어서, 상기 매개물질 패턴을 노출시키는 공정은 CMP(chsmical mechanical polishing) 기술을 이용하는 것임을 특징으로 하는 상기 반도체소자의 콘택부 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950034996A 1995-10-11 1995-10-11 반도체소자의 콘택부 형성방법 KR0166204B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950034996A KR0166204B1 (ko) 1995-10-11 1995-10-11 반도체소자의 콘택부 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950034996A KR0166204B1 (ko) 1995-10-11 1995-10-11 반도체소자의 콘택부 형성방법

Publications (2)

Publication Number Publication Date
KR970023711A true KR970023711A (ko) 1997-05-30
KR0166204B1 KR0166204B1 (ko) 1999-02-01

Family

ID=19429901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034996A KR0166204B1 (ko) 1995-10-11 1995-10-11 반도체소자의 콘택부 형성방법

Country Status (1)

Country Link
KR (1) KR0166204B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322883B1 (ko) * 1999-07-01 2002-02-09 박종섭 반도체소자의 콘택 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322883B1 (ko) * 1999-07-01 2002-02-09 박종섭 반도체소자의 콘택 형성방법

Also Published As

Publication number Publication date
KR0166204B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR970030640A (ko) 반도체 장치의 소자 분리막 형성방법
KR970023711A (ko) 반도체소자의 콘택부 형성방법
KR960019522A (ko) 반도체 소자의 플러그 형성방법
KR970052439A (ko) 반도체 소자의 콘택 홀 형성 방법
KR960039285A (ko) 반도체 소자 제조방법
KR970052570A (ko) 반도체 장치의 평탄화방법
KR980005672A (ko) 반도체 소자의 콘택홀 형성방법
KR980005486A (ko) 반도체 소자의 콘택홀 형성방법
KR980006052A (ko) 반도체장치의 소자분리 방법
KR970052512A (ko) 반도체 소자의 콘택홀 형성방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR980005405A (ko) 반도체 소자의 폴리 플러그 제조방법
KR960002582A (ko) 반도체소자의 제조방법
KR970053509A (ko) 반도체 소자의 다중 금속층 형성 방법
KR980005501A (ko) 반도체 소자의 비아콘택홀 형성방법
KR960032608A (ko) 콘택홀 형성방법
KR950021076A (ko) 반도체 소자의 콘택홀 형성방법
KR970003850A (ko) 반도체 소자의 다층 금속 배선 형성방법
KR970052317A (ko) 반도체 장치의 미세 접촉창 형성 방법
KR970052391A (ko) 반도체 장치의 콘택홀 형성 방법
KR970052784A (ko) 반도체 소자의 필드산화막 평탄화 방법
KR970053409A (ko) 반도체소자의 소자분리막 제조방법
KR970023992A (ko) 반도체 장치의 매입층 형성 방법
KR960019533A (ko) 반도체소자의 미세콘택 형성방법
KR970013031A (ko) 반도체 장치의 접촉창 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee