KR970048928A - 반도체장치의 미세패턴 형성방법 - Google Patents
반도체장치의 미세패턴 형성방법 Download PDFInfo
- Publication number
- KR970048928A KR970048928A KR1019950057140A KR19950057140A KR970048928A KR 970048928 A KR970048928 A KR 970048928A KR 1019950057140 A KR1019950057140 A KR 1019950057140A KR 19950057140 A KR19950057140 A KR 19950057140A KR 970048928 A KR970048928 A KR 970048928A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- forming
- pad conductive
- insulating
- conductive layer
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치의 미세패턴 형성방법에 관한 것으로, 반도체기판 상부에 게이트 절막에 의해 이격된 복수의 게이트 전극, 상기 각각의 게이트 전극을 둘러싸면서 상기 게이트 전극 사이의 반도체 기판을 노출시키는 콘택홀을 구비하는 제1절연막 패턴, 및 상기 제1절연막 패턴 상에 제2절연막 패턴을 형성하는 단계; 상기 콘택홀을 채우면서 상기 제2절연막 패턴 상에 패드도전막을 형성하는 단계; 상기 패드도전막 상에 제3절연막을 형성하는 단계; 상기 콘택홀 상부의 제3절연막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴 측벽에 폴리머로 이루어진 스페이서를 형성하는 단계; 상기 포토레지스트 패턴 및 상이 스페이서를 식각 마스크로 하여 스페이서 사이의 노출된 제3절연막을 식각함으로써 경사진 측벽을 갖는 제3절연막 패턴을 형성함과 동시에 제3절연막 패턴 사이의 패드 도전막을 노출시키는 단계; 상기 포토레지스트 패턴 및 상기 스페이서를 제거하는 단계; 및 상기 제3절연막 패턴을 식각 마스크로 하여 상기 노출된 패드도전막을 식각함으로써 상기 콘택홀을 덮는 패드도전막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장의 미세패턴 형성방법을 제공한다. 본 발명에 의하면, 한계해상도보다 작은 패드도전막 패턴 사이의 간격 및 우수한 패드도전막 패턴 프로파일을 얻을 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2C도는 본 밸명에 의한 미세패턴 형성방법을 설명하기 위한 단면도.
Claims (7)
- 반도체기판 상부에 게이트 절막에 의해 이격된 복수의 게이트 전극, 상기 각각의 게이트 전극을 둘러싸면서 상기 게이트 전극 사이의 반도체 기판을 노출시키는 콘택홀을 구비하는 제1절연막 패턴, 및 상기 제1절연막 패턴 상에 제2절연막 패턴을 형성하는 단계; 상기 콘택홀을 채우면서 상기 제2절연막 패턴 상에 패드도전막을 형성하는 단계; 상기 패드도전막 상에 제3절연막을 형성하는 단계; 상기 콘택홀 상부의 제3절연막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴 측벽에 폴리머로 이루어진 스페이서를 형성하는 단계; 상기 포토레지스트 패턴 및 상기 스페이서를 식각 마스크로 하여 스페이서 사이의 노출된 제3절연막을 식각함으로써 경사진 측벽을 갖는 제3절연막 패턴을 형성함과 동시에 제3절연막 패턴 사이의 패드 도전막을 노출시키는 단계; 상기 포토레지스트 패턴 및 상기 스페이서를 제거하는 단계; 및 상기 제3절연막 패턴을 식각 마스크로 하여 상기 노출된 패드도전막을 식각함으로써 상기 콘택홀을 덮는 패드도전막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장의 미세패턴 형성방법.
- 제1항에 있어서, 상기 제1 및 제3절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체장의 미세패턴 형성방법.
- 제1항에 있어서, 상기 제2절연막은 질화막으로 형성하는 것을 특징으로 하는 반도체장의 미세패턴 형성방법.
- 제1항에 있어서, 상기 스페이서는 RIE방식의 RF 전력 및 100mTorr내지 600mTorr의 압력 분위기에서 CF4가스와 CHF3가스를 사용하여 형성하는 것을 특징으로 하는 반도체장의 미세패턴 형성방법.
- 제1항에 있어서, 상기 제3절연막 패턴은 불소가 함유된 가스를 사용하여 플라즈마 식각방법으로 형성하는 것을 특징으로 하는 반도체장의 미세패턴 형성방법.
- 제1항에 있어서, 상기 패드도전막은 도우핑된 폴리실리콘막으로 형성하는 것을 특징으로 하는 반도체장의 미세패턴 형성방법.
- 제1항에 있어서, 상기 패드도전막 패턴은 Cl2가스와 HBr 가스를 사용하는 식각 레서피로 상기 패드도전막을 식각하여 형성하는 것을 특징으로 하는 반도체장의 미세패턴 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950057140A KR970048928A (ko) | 1995-12-26 | 1995-12-26 | 반도체장치의 미세패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950057140A KR970048928A (ko) | 1995-12-26 | 1995-12-26 | 반도체장치의 미세패턴 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970048928A true KR970048928A (ko) | 1997-07-29 |
Family
ID=66618963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950057140A KR970048928A (ko) | 1995-12-26 | 1995-12-26 | 반도체장치의 미세패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970048928A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100752175B1 (ko) * | 2005-12-29 | 2007-08-24 | 동부일렉트로닉스 주식회사 | 플라즈마 반응 부산물을 이용한 박막의 패터닝 방법 |
| KR100752176B1 (ko) * | 2005-12-29 | 2007-08-24 | 동부일렉트로닉스 주식회사 | 플라즈마 반응 부산물을 이용한 박막의 패터닝 방법 |
-
1995
- 1995-12-26 KR KR1019950057140A patent/KR970048928A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100752175B1 (ko) * | 2005-12-29 | 2007-08-24 | 동부일렉트로닉스 주식회사 | 플라즈마 반응 부산물을 이용한 박막의 패터닝 방법 |
| KR100752176B1 (ko) * | 2005-12-29 | 2007-08-24 | 동부일렉트로닉스 주식회사 | 플라즈마 반응 부산물을 이용한 박막의 패터닝 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012359A (ko) | 실리콘 질화물의 에칭 방법 | |
| KR19990027887A (ko) | 스페이서를 이용한 반도체장치의 미세 패턴 형성방법 | |
| KR970048928A (ko) | 반도체장치의 미세패턴 형성방법 | |
| KR100474541B1 (ko) | 반도체소자의비트라인형성방법 | |
| KR100383761B1 (ko) | 반도체 소자의 폴리머 제거방법 | |
| KR970003468A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR100348222B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR0147771B1 (ko) | 반도체 소자의 폴리사이드 게이트 전극 형성 방법 | |
| KR100634267B1 (ko) | 반도체 장치에서 소자 분리 영역의 형성 방법 | |
| KR100400321B1 (ko) | 반도체소자의 형성방법 | |
| KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960030327A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970024226A (ko) | 반도체 메모리소자의 스토리지 전극 형성방법 | |
| KR970030404A (ko) | 반도체 장치의 층간절연막 평탄화 방법 | |
| KR970030817A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR940012572A (ko) | 반도체 장치에서의 콘택트 형성방법 | |
| KR970030678A (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR970052203A (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR960015751A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR19990031661A (ko) | 반도체 기판 식각방법 | |
| KR19990057377A (ko) | 반도체소자의 자기정렬적인 콘택방법 | |
| KR19980060604A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970030355A (ko) | 고신뢰성 비아콘택 형성을 위한 금속층간 절연막 형성방법 | |
| KR20020040270A (ko) | 반도체소자 콘택 식각 방법 | |
| KR970003466A (ko) | 반도체소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |