KR19980060604A - 반도체 소자의 캐패시터 제조방법 - Google Patents
반도체 소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR19980060604A KR19980060604A KR1019960079966A KR19960079966A KR19980060604A KR 19980060604 A KR19980060604 A KR 19980060604A KR 1019960079966 A KR1019960079966 A KR 1019960079966A KR 19960079966 A KR19960079966 A KR 19960079966A KR 19980060604 A KR19980060604 A KR 19980060604A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- forming
- semiconductor device
- insulating film
- contact hole
- Prior art date
Links
Abstract
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 반도체 기판 상부에 도전층패턴을 형성하고, 그 상부에 전표면에 일정 두께의 절연막을 형성한 다음, 절연막을 식각하여 콘택홀을 형성하고 그 양측에 일정 깊이의 콘택홀을 형성하여 셀 영역에 캐패시터를 형성함으로써 셀영역과 주변회로 영역의 단차를 제거하여 후속공정을 용이하게 실시함으로서 반도체 소자의 수율 및 신뢰성을 향상시키는 기술에 관한 것이다.
Description
본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 보다 상세하게는 반도체 기판에 형성된 도전층 상부에 일정 두께의 절연막을 형성하여 콘택홀을 형성한 다음, 그 양측에 일정 깊이의 콘택홀을 형성하여 캐패시터를 형성함으로써 셀영역과 주변회로 영역의 단차를 제거하여 반도체 소자의 수율 및 신뢰성을 향상시키는 기술에 관한 것이다.
반도체 소자의 고집적화됨에 따라 현재 사용되고 있는 스택(stack)형 캐패시터 제조방법에 있어서 셀영역과 주변회로 영역의 단차로 인해 후속공정을 진행함에 있어 메탈 브릿지 등의 문제점을 유발한다.
즉, 종래 반도체 소자의 제조방법에 따르면 반도체 기판의 상부에 도전층패턴을 형성하고 그 상부에 평탄화층을 형성한 다음, 후속 공정을 실시하였다.
그런데, 상기 평탄화층을 형성시 상기 도전층패턴의 단차로 인해 주변회로 영역이 셀영역 보다 낮은 단차를 갖게 되어 후속 공정이 어렵게 되어 반도체 소자의 특성 및 신뢰성이 저하되는 문제점이 있다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 반도체 기판 상부에 도전층패턴을 형성하고, 그 상부에 전표면에 일정 두께의 절연막을 형성한 다음, 콘택홀을 형성하고 절연막을 식각하여 그 양측에 일정 깊이의 콘택홀을 형성하여 셀 영역에 캐패시터를 형성함으로써 셀영역과 주변회로 영역의 단차를 제거하여 반도체 소자의 수율 및 신뢰성을 향상시키는 반도체 소자의 캐패시터 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d 는 본 발명의 일실시예에 따른 반도체 소자의 캐패시터 제조공정도.
*도면의 주요부분에 대한 부호의 설명*
10 : 반도체 기판 12 : 제 1 절연막
14 : 제 1 콘택홀16 : 산화막 스페이서
18 : 제 1 도전층패턴20 : 제 2 절연막
22 : 제 1 감광막패턴24 : 제 2 콘택홀
26 : 제 2 감광막패턴28 : 홈
30 : 제 2 도전층32 : 제 3 감광막패턴
34 : 제 3 절연막36 : 제 3 도전층
상기 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 캐패시터 제조방법은, 반도체 기판 상부에 제 1 절연막을 형성하는 공정과, 상기 제 1 절연막을 식각하여 제 1 콘택홀을 형성하는 공정과, 상기 제 1 콘택홀의 측벽에 절연 스페이서를 형성하는 공정과, 상기 콘택홀을 메우는 제 1 도전층패턴을 형성하는 공정과, 상기 제 1 도전층패턴의 상부가 노출되는 제 2 콘택홀을 구비하는 제 2 절연막을 상기 구조의 전표면에 형성하는 공정과, 상기 제 2 콘택홀 양측에 소정 깊이의 홈을 형성하는 공정과, 상기 구조의 전표면에 제 2 도전층을 형성하는 공정과, 상기 제 2 도전층에서 홈 내부와 상기 제 1 도전층 패턴과 접촉되는 부분이 남도록 패턴닝하여 상기 제 1 및 제 2 도전층 패턴으로 된 전장전극을 형성하는 공정과, 상기 제 2 도전층 상에 유전체막인 제 3 절연막을 형성하는 공정과, 상기 제 3 절연막 상에 플레이트 전극인 제 3 도전층을 형성하는 공정을 구비하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 캐패시터 제조방법에 대하여 상세히 설명을 하기로 한다.
도 1a 내지 도 1d 는 본 발명의 일실시예에 따른 반도체 소자의 캐패시터 제조공정도이다.
먼저, 반도체 기판 (10) 상부에 산화막 재질로 이루어진 제 1 절연막(12)을 형성하고, 상기 제 1 절연막(12)을 식각하여 콘택부분으로 예정되어 노출되는 제 1 콘택홀(14)을 형성한 다음 상기 구조의 전표면에 식각 장벽층으로 산화막(도시 않됨)을 형성한 후 이방성식각하여 산화막 스페이서(16)을 형성한다.
그 다음, 상기 구조의 전표면에 다결정 실리콘막 또는 실리사이드로 이루어진 제 1 도전층을 형성한 다음 식각하여 제 1 도전층패턴(18)하고, 비피에스(Boro phosprsilicate Glass 이하, BPSG) 또는 PE-TEOS 로 이루어진 제 2 절연막(20)을 형성한 다음, 감광막을 도포하고 노광 마스크를 이용하여 제 1 감광막패턴(22)을 형성한다. (도 1a 참조)
다음, 상기 제 1 감광막패턴(22)을 마스크로 이용하여 상기 제 2 절연막(20)을 식각하여 상기 제 1 도전층패턴(18)의 상부가 노출되는 제 2 콘택홀(24)을 형성한 다음, 감광막을 도포하고 노광마스크를 이용하여 상기 제 2 콘택홀(24) 양측에 홈(28)을 형성하기 위한 제 2 감광막패턴(26)을 형성한다.
여기서, 상기 제 2 콘택홀(24)은 콘택을 용이하게 형성하기 위해 자기정렬 콘택방법을 이용하여 콘택홀을 형성한다.(도 1b 참조)
그 다음, 상기 제 2 감광막패턴(26)을 마스크로 이용하여 상기 제 2 절연막(20)을 식각하되 상기 제 2 콘택홀(24) 양측에 일정 깊이로 홈(28)을 형성한 다음, 전표면에 다결정 실리콘막으로 이루어진 제 2 도전층(30)을 형성한다.
다음, 상기 제 2 도전층(30) 상부에 감광막을 도포하고 노광마스크를 이용하여 제 3 감광막패턴(32)을 형성한 다음, 상기 제 3 감광막패턴(32)을 마스크로 이용하여 제 2 도전층(30) 패턴을 형성함으로써 저장전극을 형성한다.(도 1c 참조)
그 다음, 상기 구조의 전표면에 O(산화막)/N(질화막)/O(산화막) 또는 O(산화막)/N(질화막) 구조로 이루어진 제 3 절연막(34)을 형성하여 유전체막을 형성하고, 전표면에 다결정 실리콘막으로 이루어진 제 3 도전층(36)을 형성함으로써 플레이트 전극을 형성하여 셀 영역에 캐패시터를 형성함으로써 주변회로 영역과 셀 영역간의 단차가 제거되어 본 발명에 따른 캐패시터 제조공정을 완료한다.(도 1d 참조)
상기한 바와 같이 본 발명에 따른 반도체 소자의 캐패시터 제조방법은 반도체 소자의 셀영역과 주변회로 영역의 단차를 제거함으로서 후속 공정을 용이하게 실시할 수 있어 반도체 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.
Claims (5)
- 반도체 기판 상부에 제 1 절연막을 형성하는 공정과,상기 제 1 절연막을 식각하여 제 1 콘택홀을 형성하는 공정과,상기 제 1 콘택홀의 측벽에 절연 스페이서를 형성하는 공정과,상기 콘택홀을 메우는 제 1 도전층패턴을 형성하는 공정과,상기 제 1 도전층패턴의 상부가 노출되는 제 2 콘택홀을 구비하는 제 2 절연막을 상기 구조의 전표면에 형성하는 공정과, 상기 제 2 콘택홀 양측에 소정 깊이의 홈을 형성하는 공정과,상기 구조의 전표면에 제 2 도전층을 형성하는 공정과,상기 제 2 도전층에서 홈 내부와 상기 제 1 도전층 패턴과 접촉되는 부분이 남도록 패턴닝하여 상기 제 1 및 제 2 도전층 패턴으로 된 전장전극을 형성하는 공정과,상기 제 2 도전층 상에 유전체막인 제 3 절연막을 형성하는 공정과,상기 제 3 절연막 상에 플레이트 전극인 제 3 도전층을 형성하는 공정을 구비하는 반도체 소자의 캐패시터 제조방법.
- 청구항 1에 있어서,상기 제 1 도전층은 다결정 실리콘막 또는 실리사이드로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 청구항 1에 있어서,상기 제 2 콘택홀은 자기정렬 콘택방식으로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 청구항 1에 있어서,상기 제 2 절연막은 BPSG 또는 PE-TEOS 막으로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 청구항 1에 있어서,상기 제 2 및 제 3 도전층은 다결정 실리콘막으로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960079966A KR19980060604A (ko) | 1996-12-31 | 1996-12-31 | 반도체 소자의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960079966A KR19980060604A (ko) | 1996-12-31 | 1996-12-31 | 반도체 소자의 캐패시터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980060604A true KR19980060604A (ko) | 1998-10-07 |
Family
ID=66423089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960079966A KR19980060604A (ko) | 1996-12-31 | 1996-12-31 | 반도체 소자의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980060604A (ko) |
-
1996
- 1996-12-31 KR KR1019960079966A patent/KR19980060604A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100207302B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100403328B1 (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| KR20000042460A (ko) | 반도체소자의 비트라인 콘택 형성방법 | |
| KR19980060604A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR19980060632A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100694996B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100274355B1 (ko) | 반도체소자의워드라인형성방법 | |
| KR100218735B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100400321B1 (ko) | 반도체소자의 형성방법 | |
| KR100396685B1 (ko) | 반도체소자의배선및그제조방법 | |
| KR19990057892A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100365746B1 (ko) | 콘택저항개선을위한반도체소자제조방법 | |
| KR100529379B1 (ko) | 반도체 캐패시터의 제조 방법 | |
| KR970007821B1 (ko) | 반도체 장치의 콘택 제조방법 | |
| KR0166029B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100745057B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0140726B1 (ko) | 반도체 소자의 제조방법 | |
| KR100277883B1 (ko) | 반도체 소자의 제조 방법 | |
| KR19990061102A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100249175B1 (ko) | 캐패시터의 제조방법 | |
| KR20020040270A (ko) | 반도체소자 콘택 식각 방법 | |
| KR19980060622A (ko) | 반도체 소자의 제조방법 | |
| KR19980026842A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |