KR19980026842A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR19980026842A KR19980026842A KR1019960045408A KR19960045408A KR19980026842A KR 19980026842 A KR19980026842 A KR 19980026842A KR 1019960045408 A KR1019960045408 A KR 1019960045408A KR 19960045408 A KR19960045408 A KR 19960045408A KR 19980026842 A KR19980026842 A KR 19980026842A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- semiconductor substrate
- spacer
- oxide film
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 125000006850 spacer group Chemical group 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 238000003860 storage Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000003990 capacitor Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 abstract description 17
- 239000011229 interlayer Substances 0.000 description 16
- 239000010410 layer Substances 0.000 description 16
- 238000000059 patterning Methods 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 대해 기재되어 있다.
반도체 기판 상에 플레이트 전극/유전막/스토리지 전극 구조의 커패시터를 형성하는 제 1 단계; 상기 결과에 의해 형성된 반도체 기판 상에 산화막을 증착한 후 상기 산화막을 이방성 식각하여 스페이서를 형성하는 제 2 단계; 및 상기 제 2 단게를 1회 이상 반복하는 제 3 단계로 이루어진다.
즉, 플레이트 전극 측벽에 스페이서를 2회 이상 형성함으로써 단차를 개선할 수 있다.
Description
본 발명은 반도체 소자에 관한 것으로, 특히 단차를 개선하기 위한 반도체 소자의 제조 방법에 관한 것이다.
디램(DEAM) 공정중 커패시터를 형성한 후 셀 영역과 주변회로 영역사이에서 나타나는 단차로 인해 후속되는 금속 배선 공정시 레지듀(Residue)가 남는 현상이 문제가 되고 있다.
즉, 단차가 적을수록 레지듀는 나타나지 않지만 단차가 크면 층간 절연층을 따라 경계면에서 레지듀가 스페이서 형태로 남게된다.
도 1은 종래 기술에 의한 반도체 소자의 제조 방법중 그 일 실시예를 설명하기 위해 도시한 단면도이다.
도면 참조 번호 1은 반도체 기판을, 3은 필드 산화막을, 5는 제 1 층간 절연층을, 6은 콘택 홀을, 7은 스토리지 전극을, 9는 플레이트 전극을, 11은 스페이서를 각각 나타낸다.
반도체 기판(1) 상에 필드 산화막(3)과 트랜지스터(도시하지 않음)를 형성하는 공정, 상기 필드 산화막(3)과 트랜지스터가 형성된 반도체 기판(1) 상에 절연 물질을 증착하여 제 1 층간 절연층(후속 공정에서 5로 패터닝됨)을 형성하는 공정, 상기 제 1 층간 절연층 상에 감광막을 증착하는 공정, 상기 트랜지스터중 소오스를 노출시키기 위한 마스크를 이용하여 상기 감광막을 패터닝하는 공정, 상기 패터닝된 감광막을 마스크로하여 상기 제 1 층간 절연층을 식각하여 콘택 홀(6) 및 제 1 층간 절연층(5)을 형성하는 공정, 상기 반도체 기판(1) 전면에 다결정 실리콘을 증착한 후 패터닝하여 스토리지 전극(7)을 형성하는 공정, 상기 스토리지 전극(7)의 표면에 유전막(도시하지 않음)을 형성하는 공정, 상기 유전막이 형성된 반도체 기판(1) 전면에 다결정 실리콘을 증착한 후 패터닝하여 플레이트 전극(9)을 형성하는 공정을 차례로 진행한다.
이어서 상기 플레이트 전극(9)이 형성된 반도체 기판(1) 상에 산화막을 1000∼1500Å 증착한 후 이방성 식각하여 상기 플레이트 전극(9)의 측벽에 스페이서(11)를 형성하는 공정, 상기 플레이트 전극(9) 및 스페이서(11)가 형성된 반도체 기판(1) 상에 절연 물질을 증착하여 제 2 층간 절연층(15)을 형성하는 공정을 차례로 진행한다.
상기와 같이 플레이트 전극 측벽에 스페이서를 형성함으로써 나타난 단차(θ)는 스페이서를 형성하지 않았을 때보다는 감소하였지만 완전하게 개선된 것은 아니다.
본 발명이 이루고자 하는 기술적 과제는, 단차를 개선하기 위한 반도체 소자의 제조 방법을 제공하는 데 있다.
도 1은 종래 기술에 의한 반도체 소자의 제조 방법중 그 일 실시예를 설명하기 위해 도시한 단면도이다.
도 2는 본 발명에 의한 반도체 소자의 제조 방법중 그 일 실시예를 설명하기 위해 도시한 단면도이다.
도 3는 본 발명에 의한 반도체 소자의 제조 방법중 그 다른 실시예를 설명하기 위해 도시한 단면도이다.
상기 과제를 이루기 위하여 본 발명은, 반도체 기판 상에 플레이트 전극/유전막/스토리지 전극 구조의 커패시터를 형성하는 제 1 단계; 상기 결과에 의해 형성된 반도체 기판 상에 산화막을 증착한 후 상기 산화막을 이방성 식각하여 스페이서를 형성하는 제 2 단계; 및 상기 제 2 단게를 1회 이상 반복하는 제 3 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다.
본 발명에 의한 반도체 소자의 제조 방법은 플레이트 전극 측벽에 스페이서를 2회 이상 형성함으로써 단차를 개선할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2는 본 발명에 의한 반도체 소자의 제조 방법중 그 일 실시예를 설명하기 위해 도시한 단면도이다.
도면 참조 번호 21은 반도체 기판을, 23은 필드 산화막을, 25는 제 1 층간 절연층을, 26은 콘택 홀을, 27은 스토리지 전극을, 29는 플레이트 전극을, 31은 제 1 스페이서를, 33은 제 2 스페이서를 각각 나타낸다.
반도체 기판(21) 상에 필드 산화막(23)과 트랜지스터(도시하지 않음)를 형성하는 공정, 상기 필드 산화막(23)과 트랜지스터가 형성된 반도체 기판(21) 상에 절연 물질을 증착하여 제 1 층간 절연층(후속 공정에서 25로 패터닝됨)을 형성하는 공정, 상기 제 1 층간 절연층 상에 감광막을 증착하는 공정, 상기 트랜지스터중 소오스를 노출시키기 위한 마스크를 이용하여 상기 감광막을 패터닝하는 공정, 상기 패터닝된 감광막을 마스크로하여 상기 제 1 층간 절연층을 식각하여 콘택 홀(26) 및 제 1 층간 절연층(25)을 형성하는 공정, 상기 반도체 기판(21) 전면에 다결정 실리콘을 증착한 후 패터닝하여 스토리지 전극(27)을 형성하는 공정, 상기 스토리지 전극(27)의 표면에 유전막(도시하지 않음)을 형성하는 공정, 상기 유전막이 형성된 반도체 기판(21) 전면에 다결정 실리콘을 증착한 후 패터닝하여 플레이트 전극(29)을 형성하는 공정을 차례로 진행한다.
이어서 상기 플레이트 전극(29)이 형성된 반도체 기판(21) 상에 산화막을 1000∼1500Å 증착한 후 이방성 식각하여 상기 플레이트 전극(29)의 측벽에 제 1 스페이서(31)를 형성하는 공정, 상기 플레이트 전극(29) 및 제 1 스페이서(31)가 형성된 반도체 기판(21) 상에 다시 산화막을 증착한 후 이방성 식각하여 상기 제 1 스페이서(31)의 측벽에 제 2 스페이서(33)를 형성하는 공정, 상기 제 1 스페이서(31)와 제 2 스페이서(33)가 형성된 반도체 기판(21) 상에 절연 물질을 증착하여 제 2 층간 절연층(35)을 형성하는 공정을 차례로 진행한다.
그 결과 나타난 단차(θ2)는 종래에 비해 작다.
도 3는 본 발명에 의한 반도체 소자의 제조 방법중 그 다른 실시예를 설명하기 위해 도시한 단면도이다.
도면 참조 번호 41은 반도체 기판을, 43은 필드 산화막을, 45는 제 1 층간 절연층을, 46은 콘택 홀을, 47은 스토리지 전극을, 49는 플레이트 전극을, 51은 제 1 스페이서를, 53은 제 2 스페이서를, 55는 제 3 스페이서를, 57은 제 2 층간 절연층을 각각 나타낸다.
제 2 스페이서(53)를 형성하는 공정까지는 상기 일 실시예와 동일하게 진행한 후 상기 플레이트 전극(49), 제 1 스페이서(51), 제 2 스페이서(53)가 형성된 반도체 기판(41) 상에 다시 산화막을 증착한 후 이방성 식각하여 상기 제 2 스페이서(53) 측벽에 제 3 스페이서(55)를 형성하는 공정, 상기 반도체 기판(41) 전면에 절연 물질을 증착하여 제 2 층간 절연층(57)을 형성하는 공정을 차례로 진행한다.
그 결과 나타난 단차(θ2)는 상기 제 일 실시예에서의 단차(θ1)보다 작은 것을 알 수 있다.
본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
이상, 설명된 바와 같이 본 발명에 의한 반도체 소자의 제조 방법은 플레이트 전극 측벽에 스페이서를 2회 이상 형성함으로써 단차를 개선할 수 있다.
Claims (1)
- 반도체 기판 상에 플레이트 전극/유전막/스토리지 전극 구조의 커패시터를 형성하는 제 1 단계;상기 결과에 의해 형성된 반도체 기판 상에 산화막을 증착한 후 상기 산화막을 이방성 식각하여 스페이서를 형성하는 제 2 단계;및상기 제 2 단게를 1회 이상 반복하는 제 3 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960045408A KR19980026842A (ko) | 1996-10-11 | 1996-10-11 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960045408A KR19980026842A (ko) | 1996-10-11 | 1996-10-11 | 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980026842A true KR19980026842A (ko) | 1998-07-15 |
Family
ID=66288936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960045408A KR19980026842A (ko) | 1996-10-11 | 1996-10-11 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980026842A (ko) |
-
1996
- 1996-10-11 KR KR1019960045408A patent/KR19980026842A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950000660B1 (ko) | 고집적 소자용 미세콘택 형성방법 | |
| KR19980026842A (ko) | 반도체 소자의 제조방법 | |
| KR100694996B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100218735B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100381030B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100390458B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| KR19990043724A (ko) | 반도체소자의 제조방법 | |
| KR100546122B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100365748B1 (ko) | 반도체소자의콘택형성방법 | |
| KR19990057892A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100370120B1 (ko) | 콘택 형성 방법 | |
| KR100217920B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR0140726B1 (ko) | 반도체 소자의 제조방법 | |
| KR100239427B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20010068951A (ko) | 메모리 콘택홀 형성방법 | |
| KR19980060604A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR19980060632A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR19980031104A (ko) | 반도체소자 제조방법 | |
| KR20050002533A (ko) | 캐패시터의 스토리지노드 형성방법 | |
| KR20000032183A (ko) | 디램 셀용 스토리지 전극 제조를 위한 스토리지콘택 형성방법 | |
| KR20030000824A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR20010068950A (ko) | 메모리 콘택홀 형성방법 | |
| KR20000043219A (ko) | 반도체소자의 콘택 형성방법 | |
| KR20020012017A (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |