KR20000032183A - 디램 셀용 스토리지 전극 제조를 위한 스토리지콘택 형성방법 - Google Patents
디램 셀용 스토리지 전극 제조를 위한 스토리지콘택 형성방법 Download PDFInfo
- Publication number
- KR20000032183A KR20000032183A KR1019980048580A KR19980048580A KR20000032183A KR 20000032183 A KR20000032183 A KR 20000032183A KR 1019980048580 A KR1019980048580 A KR 1019980048580A KR 19980048580 A KR19980048580 A KR 19980048580A KR 20000032183 A KR20000032183 A KR 20000032183A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- storage
- contact
- film
- etching
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229920005591 polysilicon Polymers 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 8
- 230000008018 melting Effects 0.000 claims abstract description 7
- 238000002844 melting Methods 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims abstract description 7
- 125000006850 spacer group Chemical group 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 4
- 239000010703 silicon Substances 0.000 claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000000206 photolithography Methods 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 abstract 1
- 210000004027 cell Anatomy 0.000 description 10
- 230000008021 deposition Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
디램 셀용 스토리지 전극 제조를 위한 스토리지 콘택 형성방법은, 실리콘기판에 형성된 트랜지스터의 활성영역과 접촉되는 비트라인 층의 상부에 층간절연막을 형성한 후 질화막을 형성하는 단계와, 고용융 금속(텅스텐) 및 포토레지스트를 도포하고 콘택홀이 존재할 위치에 맞게 사진공정을 수행한 후 그에 따라 형성된 포토 마스크에 노출된 텅스텐 막을 식각하고 상기 포토마스크를 제거하는 단계와, 폴리실리콘을 증착하고 스페이서 에치를 행한 후, 상기 텅스텐 막과 상기 텅스텐 막의 측벽에 형성된 폴리실리콘 스페이서를 모두 식각마스크로 사용하여 상기 질화막 및 층간절연막의 노출부위를 식각함에 의해 스토리지 콘택홀을 형성하는 단계와, 스토리지 전극형성용 도프드 폴리실리콘을 증착하고 사진식각공정을 행하여 스토리지 노드 패턴을 형성하는 단계와, 상기 텅스텐 막을 제거하는 단계를 가짐에 의해, 콘택의 깊이를 줄이면서도 산화막 데포지션 스텝을 행하지 않는 효과 및 스토리지 노드 패턴의 언더컷 현상을 방지하는 효과를 가진다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 디램 셀용 스토리지 전극 제조를 위한 스토리지 콘택 형성방법에 관한 것이다.
디램(DRAM)등의 고집적 반도체 메모리 소자에서 단위 셀의 제조를 위해, 셀 트랜지스터의 드레인 또는 소오스 영역중의 하나와 캐패시터의 일측전극으로서의 스토리지 노드를 연결하는 콘택작업이 수행된다. 이러한 스몰 콘택 형성방법은 비교적 어려운 제조공정들 중의 하나이다.
현대전자에 의해 출원되어 1993년 11월 24일자로 국내공개특허번호 93-22553에 개시된 종래기술을 최근의 스몰콘택으로 채용하여 사용할 경우 디램의 셀 피치가 작아짐으로 인하여 스토리지 노드와 비트라인의 쇼트가 발생하는 문제점이 있을 수 있다. 즉, 상기 선행기술과 같이 폴리실리콘 스페이서를 사용하는 기술에서는 콘택의 깊이가 깊어서 스토리지 노드 콘택에치시 콘택 미 오픈이 발생할 수 있으며 스토리지 노드 패턴하부에 불필요하게 산화막을 데포지션하여야 하는 문제 및 스토리지 패턴형성 후 언더컷으로 인한 스토리지 노드 표면적이 감소되는 문제점이 있을 수 있는 것이다.
따라서, 반도체 소자의 제조를 위한 콘택 홀 형성공정에서 상기한 문제들을 해결할 수 있는 기술이 강력히 요망된다.
따라서, 본 발명의 목적은 상기한 종래의 문제들을 해결할 수 있는 콘택 형성방법을 제공함에 있다.
본 발명의 다른 목적은 디램 셀용 스토리지 전극 제조에 적합한 스토리지 콘택 형성방법을 제공함에 있다.
본 발명의 또 다른 목적은 콘택의 깊이를 줄이면서도 산화막 데포지션 스텝을 행하지 않는 콘택형성 방법을 제공함에 있다.
본 발명의 또 다른 목적은 스토리지 노드 패턴의 언더컷 현상을 방지하여 스토리지 전극의 표면적을 설계된 대로 보장할 수 있는 콘택형성방법을 제공함에 있다.
상기한 목적을 달성하기 위하여 개시된 디램 셀용 스토리지 전극 제조를 위한 스토리지 콘택 형성방법은, 실리콘기판에 형성된 트랜지스터의 활성영역과 접촉되는 비트라인 층의 상부에 층간절연막을 형성한 후 질화막을 형성하는 단계와, 고용융 금속 및 포토레지스트를 도포하고 콘택홀이 존재할 위치에 맞게 사진공정을 수행한 후 그에 따라 형성된 포토 마스크에 노출된 고용융 금속 막을 식각하고 상기 포토마스크를 제거하는 단계와, 폴리실리콘을 증착하고 스페이서 에치를 행한 후, 상기 고용융 금속 막과 상기 고용융 금속 막의 측벽에 형성된 폴리실리콘 스페이서를 모두 식각마스크로 사용하여 상기 질화막 및 층간절연막의 노출부위를 식각함에 의해 스토리지 콘택홀을 형성하는 단계와, 스토리지 전극형성용 도프드 폴리실리콘을 증착하고 사진식각공정을 행하여 스토리지 노드 패턴을 형성하는 단계와, 상기 고용융 금속 막을 제거하는 단계를 가짐을 특징으로 한다. 상기한 방법에 의해 콘택의 깊이를 줄이면서도 산화막 데포지션 스텝을 행하지 않는 이점 및 스토리지 노드 패턴의 언더컷 현상을 방지하는 이점이 얻어진다.
본 발명의 타의 목적 및 이점은 첨부도면과 함께 설명되는 하기 설명에 의해 보다 명확하게 나타날 것이다.
도 1 내지 도 3은 본 발명의 실시예에 따른 콘택 제조공정을 차례로 보인 단면도들.
이하에서, 디램 셀용 스토리지 전극 제조를 위한 스토리지 콘택 형성하는 방법에 대한 본 발명의 바람직한 실시예가 상세히 설명된다.
먼저, 도 1 내지 도 3은 본 발명의 실시예에 따른 디램 셀용 스토리지 전극 제조를 위한 스토리지 콘택 형성공정을 차례로 보인 단면도들이다.
먼저, 실리콘 기판위에 필드 절연막 및 게이트 절연막을 형성한 후 게이트 전극을 형성한다. 게이트 전극위에 산화막을 형성한 다음 층간절연막으로 평탄화를 행하고 비트라인 콘택을 형성한다. 비트라인을 패터닝하고 절연막을 증착한 다음 층간절연막으로 평탄화를 한다. 도 1에서는 도시의 편의상 상기 평탄화된 층이 부호 20으로서 나타나 있고, 기판 10에는 상기 게이트 전극을 포함하는 메모리 셀용 트랜지스터가 형성되고 비트라인 콘택을 통해 비트라인이 형성되어 있는 것으로 가정한다. 도 1에서 상기 층간절연막(20)으로서 예컨대 BPSG막을 평탄화한 후, 질화막(30)을 70 내지 200 Å정도로 데포하고 텅스텐(40)을 1000 내지 2000Å증착한다.스토리지 노드 콘택의 형성부위를 정의하기 위해 포토레지스트를 도포하고 포토리소그래피 공정을 행하여 포토 패턴(45)을 형성한 후, 이를 마스크로 하여 상기 텡스텐 층(40)을 식각한다.
도 2에서, 상기 포토 패턴(45)을 제거하고 폴리실리콘을 300 내지 1000Å정도로 증착한다. 상기 폴리실리콘 층(50)을 스페이서 에치한 다음 폴리실리콘(50)과 텡스텐 막(40)을 식각마스크로 하여 콘택에치를 행한다.
도 3에서, 도프드 폴리실리콘을 5000 내지 12000Å정도로 증착한 다음 사진식각공정으로 스토리지 노드 패턴(60)을 형성하고 상기 사진식각공정에서 형성된 포토레지스트 막을 제거한다. H2O2를 사용하여 텡스텐(40)을 제거하고나면, 이후에는 유전막을 증착하고 상부전극을 증착하는 공정이 수행된다. 도 3에서, 스토리지 콘택의 깊이는 산화막 데포지션 스텝을 행함이 없이도 종래에 비해 줄어든다, 또한, 스토리지 노드 패턴에 언더컷 현상이 방지된다.
전술한 바와 같이, 본 발명의 실시예는 도면을 참조하여 예를들어 설명되었지만, 사안이 허용하는 범위에서 다양한 변화와 변경이 가능함은 물론이다.
상기한 본 발명의 디램 셀용 스토리지 전극 제조를 위한 스토리지 콘택 형성방법에 따르면, 스토리지 콘택의 깊이를 줄이면서도 산화막 데포지션 스텝을 행하지 않는 효과 및 스토리지 노드 패턴의 언더컷 현상을 방지하는 효과가 얻어진다.
Claims (2)
- 디램 셀용 스토리지 전극 제조를 위한 스토리지 콘택 형성방법에 있어서,실리콘기판에 형성된 트랜지스터의 활성영역과 접촉되는 비트라인 층의 상부에 층간절연막을 형성한 후 질화막을 형성하는 단계와,고용융 금속 및 포토레지스트를 도포하고 콘택홀이 존재할 위치에 맞게 사진공정을 수행한 후 그에 따라 형성된 포토 마스크에 노출된 고용융 금속 막을 식각하고 상기 포토마스크를 제거하는 단계와,폴리실리콘을 증착하고 스페이서 에치를 행한 후, 상기 고용융 금속 막과 상기 고용융 금속 막의 측벽에 형성된 폴리실리콘 스페이서를 모두 식각마스크로 사용하여 상기 질화막 및 층간절연막의 노출부위를 식각함에 의해 스토리지 콘택홀을 형성하는 단계와,스토리지 전극형성용 도프드 폴리실리콘을 증착하고 사진식각공정을 행하여 스토리지 노드 패턴을 형성하는 단계와,상기 고용융 금속 막을 제거하는 단계를 가짐을 특징으로 하는 디램 셀용 스토리지 전극 제조를 위한 스토리지 콘택 형성방법.
- 제1항에 있어서, 상기 고용융 금속 막은 텅스텐 막임을 특징으로 하는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980048580A KR20000032183A (ko) | 1998-11-13 | 1998-11-13 | 디램 셀용 스토리지 전극 제조를 위한 스토리지콘택 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980048580A KR20000032183A (ko) | 1998-11-13 | 1998-11-13 | 디램 셀용 스토리지 전극 제조를 위한 스토리지콘택 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000032183A true KR20000032183A (ko) | 2000-06-05 |
Family
ID=19558118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980048580A KR20000032183A (ko) | 1998-11-13 | 1998-11-13 | 디램 셀용 스토리지 전극 제조를 위한 스토리지콘택 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000032183A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443351B1 (ko) * | 2001-12-29 | 2004-08-09 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택홀 형성방법 |
-
1998
- 1998-11-13 KR KR1019980048580A patent/KR20000032183A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443351B1 (ko) * | 2001-12-29 | 2004-08-09 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택홀 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11330245A (ja) | 半導体装置のコンタクト形成方法 | |
| KR100382727B1 (ko) | 셀프 얼라인 콘택 식각 공정을 채용할 경우 보이드 없이패드를 형성할 수 있는 반도체 소자의 제조방법 | |
| KR100207462B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR0183764B1 (ko) | 랜딩 패드 형성방법 | |
| KR0161425B1 (ko) | 반도체 장치의 배선 형성 방법 | |
| KR20000032183A (ko) | 디램 셀용 스토리지 전극 제조를 위한 스토리지콘택 형성방법 | |
| KR100461335B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100218735B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100321733B1 (ko) | 금속 비트라인 산화방지용 질화막을 적용한 반도체 소자제조방법 | |
| KR100359763B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR100277883B1 (ko) | 반도체 소자의 제조 방법 | |
| KR19990057892A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100217920B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100780616B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100359786B1 (ko) | 반도체 소자의 제조방법 | |
| KR100382557B1 (ko) | 반도체 소자의 형성 방법 | |
| KR930010082B1 (ko) | 고집적 소자용 콘택제조방법 | |
| KR100230735B1 (ko) | 반도체 소자의 제조방법 | |
| KR100236060B1 (ko) | 반도체 소자의 제조 방법 | |
| KR19990024686A (ko) | 셀 인접부에 패드 전극을 갖는 반도체 장치 및 그 제조방법 | |
| KR20010068951A (ko) | 메모리 콘택홀 형성방법 | |
| KR20010046511A (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| KR20000031760A (ko) | 반도체 메모리 제조방법 | |
| KR20000038332A (ko) | 반도체 소자의 제조 방법 | |
| KR19990055768A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |