KR950029855A - 아이엠디(imd)를 이용한 메탈패턴 형성방법 - Google Patents

아이엠디(imd)를 이용한 메탈패턴 형성방법 Download PDF

Info

Publication number
KR950029855A
KR950029855A KR1019940007840A KR19940007840A KR950029855A KR 950029855 A KR950029855 A KR 950029855A KR 1019940007840 A KR1019940007840 A KR 1019940007840A KR 19940007840 A KR19940007840 A KR 19940007840A KR 950029855 A KR950029855 A KR 950029855A
Authority
KR
South Korea
Prior art keywords
metal
imd layer
imd
depositing
layer
Prior art date
Application number
KR1019940007840A
Other languages
English (en)
Other versions
KR0124633B1 (ko
Inventor
박내학
민융기
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940007840A priority Critical patent/KR0124633B1/ko
Publication of KR950029855A publication Critical patent/KR950029855A/ko
Application granted granted Critical
Publication of KR0124633B1 publication Critical patent/KR0124633B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 메모리소자의 메탈패턴을 형성함에 있어서, 단차가 심한 소자영역의 단차를 IMD를 이용하여 단차를 줄임으로써 촛점심도 마진이 없는 미세사이즈의 메탈패턴을 형성할 수 있도록 한 것이다.
본 발명은 오픈영역에 제1메탈을 형성하는 공정, 상기 제1메탈 및 메모리영영과 오픈영역에 ILD층을 증착하는 공정, 상기 ILD층 밑의 제1메탈을 오픈시키고 제2메탈을 전면에 증착한 후 제1 IMD층을 평탄화하는 공정, 상기 평탄화된 제1 IMD층 위에 메탈패터닝을 위해 감광막을 도포하는 공정, 상기 감광막을 패터닝하고 마스크로 이용하여 제1 IMD층을 소정부위 식각하는 공정, 상기 제1 IMD 층을 마스크로 제2메탈을 식각하는 공정, 상기 결과물 전면에 제2 IMD층을 증착하는 공정을 포함하여 이루어지는 것을 특징으로 하는 IMD를 이용한 메탈패턴 형성방법을 제공한다.

Description

아이엠디(IMD)를 이용한 메탈패턴 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 (A)-(F)는 종래의 메탈패턴 형성공정도.

Claims (4)

  1. 메모리셀 영역과 오픈영역까지의 공정이 끝난 반도체 소자에 있어서, 전면에 ILD층을 증착하고 오픈영역의 제1메탈라인에 콘택홀을 형성하는 공정과, 콘택홀을 통해 제1메탈라인과 연결되도록 제2메탈층을 증착하는 공정, 제1 IMD층을 증착하고 연마하여 메모리셀 영역과 오픈영역의 단차를 줄이는 공정, 상기 제1 IMD층 위에 감광막을 증착하여 제2메탈라인 영역을 정의하여 포토에치 공정으로 상기 제1 IMD층을 패터닝하는 공정, 상기 제1 IMD층을 마스크로 제2메탈을 식각하는 공정, 상기결과물 전면에 제2 IMD층을 증착하고 평탄화하는 공정을 포함하여 이루어지는 것을 특징으로 하는 IMD를 이용한 메탈패턴 형성방법.
  2. 제1항에 있어서, 제1IMD층의 연마공으로 화학기계적 경면연마(CMP)를 이용하여 촛점심도(D. O. F)를 0.5㎛ 이내로 함을 특징으로 하는 IMD를 이용한 메탈패턴 형성방법.
  3. 제1항에 있어서, 제2메탈을 패터닝할 때 제1 IMD층을 마스크로 이용함을 특징으로 하는 IMD를 이용한 메탈패턴 형성방법.
  4. 제1항에 제3항에 있어서, 제1 IMD층을 패터닝할 때 제2메탈을 에치스토퍼로 이용함을 특징으로 하는 IMD를 이용한 메탈패턴 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940007840A 1994-04-14 1994-04-14 아이엠디(imd)를 이용한 메탈패턴 형성방법 KR0124633B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940007840A KR0124633B1 (ko) 1994-04-14 1994-04-14 아이엠디(imd)를 이용한 메탈패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940007840A KR0124633B1 (ko) 1994-04-14 1994-04-14 아이엠디(imd)를 이용한 메탈패턴 형성방법

Publications (2)

Publication Number Publication Date
KR950029855A true KR950029855A (ko) 1995-11-24
KR0124633B1 KR0124633B1 (ko) 1997-11-26

Family

ID=19381046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007840A KR0124633B1 (ko) 1994-04-14 1994-04-14 아이엠디(imd)를 이용한 메탈패턴 형성방법

Country Status (1)

Country Link
KR (1) KR0124633B1 (ko)

Also Published As

Publication number Publication date
KR0124633B1 (ko) 1997-11-26

Similar Documents

Publication Publication Date Title
US6080636A (en) Photolitography alignment mark manufacuturing process in tungsten CMP metallization
US6420257B2 (en) Process for forming trenches and contacts during the formation of a semiconductor memory device
FR2669466A1 (fr) Procede de gravure de couches de circuit integre a profondeur fixee et circuit integre correspondant.
KR960026306A (ko) 반도체 디바이스 웨이퍼 표면의 전체 평탄화 방법
US5998279A (en) Manufacture of a shallow trench isolation device by exposing negative photoresist to increased exposure energy and chemical mechanical planarization
KR950029855A (ko) 아이엠디(imd)를 이용한 메탈패턴 형성방법
US6133115A (en) Formation of gate electrode
KR950012151A (ko) 다층레지스트를 이용한 패턴형성방법
KR100578222B1 (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
KR100252928B1 (ko) 반도체 장치의 금속 배선 형성방법
KR0172799B1 (ko) 반도체 소자의 미세패턴 형성방법
KR970052124A (ko) 반도체 소자의 금속 라인 형성 방법
KR970052386A (ko) 반도체 장치의 금속 배선 형성 방법
KR100351890B1 (ko) 반도체 소자의 플러그층 형성 방법
KR970053427A (ko) 트렌치 소자분리 영역을 갖는 반도체장치의 마스크 정렬키 형성방법
KR19990054305A (ko) 반도체소자의 제조방법
KR970053474A (ko) 반도체소자의 소자분리막 제조방법
KR970028820A (ko) 미세패턴 형성을 위한 레지스트 패턴 형성 방법
KR980012078A (ko) 반도체장치의 배선층 형성방법
KR960015750A (ko) 반도체소자 제조방법
KR20000001885A (ko) 반도체 소자 평탄화 방법
KR970018081A (ko) 반도체소자의 콘택홀 형성방법
US20050032350A1 (en) Topography controlled interconnects
KR970052667A (ko) Cmp를 이용한 금속 프러그의 평탄화 방법
KR980003891A (ko) 노광용 정렬 키 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee