KR970052510A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR970052510A
KR970052510A KR1019950069576A KR19950069576A KR970052510A KR 970052510 A KR970052510 A KR 970052510A KR 1019950069576 A KR1019950069576 A KR 1019950069576A KR 19950069576 A KR19950069576 A KR 19950069576A KR 970052510 A KR970052510 A KR 970052510A
Authority
KR
South Korea
Prior art keywords
forming
semiconductor device
film
metal wiring
wiring formation
Prior art date
Application number
KR1019950069576A
Other languages
English (en)
Other versions
KR100220242B1 (ko
Inventor
안희복
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950069576A priority Critical patent/KR100220242B1/ko
Publication of KR970052510A publication Critical patent/KR970052510A/ko
Application granted granted Critical
Publication of KR100220242B1 publication Critical patent/KR100220242B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본원에서는 반도체 소자의 금속 배선 형성 방법을 개시한다. 개시된 방법은 하부 전극이 형성된 반도체 기판상에 절연막을 형성하는 단계; 상기의 절연막상에 소정의 감광막 패턴을 형성한후 이의 형태로 식각을 실시하여 콘택홀을 형성하는 단계; 상기 감광막 패턴을 제거한 후 상기 콘택홀의 내부 및 주변부에 Ta막을 형성하는 단계; 및 상기 Ta막을 급속 열처리하여 Ta2O5막을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 금속 배선 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 (가) 내지 (라)는 본 발명의 바람직한 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 공정순서적으로 설명하기 위한 반도체 소자의 요부 단면도이다.

Claims (3)

  1. 반도체 소자의 금속 배선 형성 방법에 있어서, 하부 전극이 형성된 반도체 기판상에 절연막을 형성하는 단계; 상기의 절연막상에 소정의 감광막 패턴을 형성한후 이의 형태로 식각을 실시하여 콘택홀을 형성하는 단계; 상기 감광막 패턴을 제거한 후 상기 콘택홀의 내부 및 주변부에 Ta막을 스퍼터링 방식으로 형성하는 단계; 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제1항에 있어서, 상기 Ta막의 두께가 500~1000Å인 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 Ta2O5형성하는 단계는 N2O가스 분위기 및 600~800℃의 온도에서 수행되는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950069576A 1995-12-30 1995-12-30 반도체 소자의 금속배선 형성방법 KR100220242B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069576A KR100220242B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069576A KR100220242B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR970052510A true KR970052510A (ko) 1997-07-29
KR100220242B1 KR100220242B1 (ko) 1999-09-15

Family

ID=19448509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069576A KR100220242B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100220242B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230084703A (ko) 2021-12-06 2023-06-13 현대자동차주식회사 고온 제진성이 향상된 저비중 제진재 조성물

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230084703A (ko) 2021-12-06 2023-06-13 현대자동차주식회사 고온 제진성이 향상된 저비중 제진재 조성물

Also Published As

Publication number Publication date
KR100220242B1 (ko) 1999-09-15

Similar Documents

Publication Publication Date Title
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR960026671A (ko) 반도체장치의 제조방법
KR950021728A (ko) 박막트랜지스터 제조방법
KR970052510A (ko) 반도체 소자의 금속 배선 형성 방법
KR970052303A (ko) 반도체 소자의 금속 배선 형성 방법
KR970018106A (ko) 반도체 소자의 리페어를 용이하게 하기 위한 다층 절연막 제거 방법
KR950025875A (ko) 반도체소자의 금속배선 비아 콘택홀 제조방법
KR960026210A (ko) 미세콘택 형성방법
KR970053202A (ko) 반도체 소자의 금속 패드 형성방법
KR960026867A (ko) 반도체소자의 제조방법
KR960039420A (ko) 3극 필드 에미터 제조방법
KR980005486A (ko) 반도체 소자의 콘택홀 형성방법
KR970018149A (ko) 반도체장치의 미세패턴 형성방법
KR950021102A (ko) 반도체 소자의 금속배선 형성방법
KR970023714A (ko) 반도체 소자의 콘택부 및 그의 형성방법
KR930003254A (ko) 반도체 장치의 금속배선 방법
KR960026398A (ko) 반도체소자의 금속배선 제조방법
KR940018930A (ko) 반도체 소자의 평탄화 방법
KR930001389A (ko) 메탈 콘택 형성 방법
KR950034526A (ko) 고부하저항 제조방법
KR910013461A (ko) 다층배선시 콘택트부 형성방법
KR970052351A (ko) 반도체 소자의 콘택 형성 방법
KR970054601A (ko) 반도체 디바이스 제조공정의 금속층 패터닝(Patterning) 방법
KR940027100A (ko) 반도체 소자의 다층배선 형성방법
KR950034634A (ko) 패드(pad)형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070518

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee