KR970052351A - 반도체 소자의 콘택 형성 방법 - Google Patents

반도체 소자의 콘택 형성 방법 Download PDF

Info

Publication number
KR970052351A
KR970052351A KR1019950056948A KR19950056948A KR970052351A KR 970052351 A KR970052351 A KR 970052351A KR 1019950056948 A KR1019950056948 A KR 1019950056948A KR 19950056948 A KR19950056948 A KR 19950056948A KR 970052351 A KR970052351 A KR 970052351A
Authority
KR
South Korea
Prior art keywords
metal thin
thin film
forming
via hole
oxide film
Prior art date
Application number
KR1019950056948A
Other languages
English (en)
Other versions
KR100372657B1 (ko
Inventor
남기원
배영헌
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950056948A priority Critical patent/KR100372657B1/ko
Publication of KR970052351A publication Critical patent/KR970052351A/ko
Application granted granted Critical
Publication of KR100372657B1 publication Critical patent/KR100372657B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 콘택 형성 방법에 관한 것으로, 특히, 비아 홀(via hole) 형성 방법에 관한 것이다. 본 발명은 반도체 기판 상부에 하지층 또는 제1산화막을 형성하고, 그 상부에 제1금속 박막 및 제2산화막을 형성하는 단계; 상기 제2산화막 상에 제1금속 박막 상 중 일부와 제1금속 박막의 한쪽 측부가 드러나도록 감광막 패턴을 형성하는 단계; 상기 감광막 패턴에 따라 제2산화막을 식각하여 제1금속 박막 상부의 일부 및 제1금속 박막 측부가 노출되는 비아 홀을 형성하는 단계; 및 상기 비아 홀에 제2금속 박막을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 콘택 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (가) 내지 (다)는 본 발명의 일실시예에 따른 비아 홀 제조 방법을 설명하기 위한 각 제조 공정에 있어서의 반도체 소자의 요부 단면도.

Claims (3)

  1. 반도체 기판 상부에 제1산화막을 형성하고, 그 상부에 제1금속 박막 및 제2산화막을 형성하는 단계; 상기 제2산화막 상에 제1금속 박막 상부의 일부 및 제1금속 박막 한 쪽 측부가 노출되는 비아홀이 이 후 행해지는 식각에 의해 형성되도록 감광막 패턴을 형성하는 단계; 상기 감광막 패턴에 따라 제2산화막을 식각하여 제1금속 박막 상부의 일부 및 제1금속 박막의 한 쪽 측부가 노출되는 비아 홀을 형성하는 단계; 및 상기 비아 홀에 제2금속 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
  2. 제1항에 있어서, 상기 비아홀에 제2금속 박막을 형성하기 전에, 상기 비아 홀 영역에 티타늄을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
  3. 제1항에 있어서, 제2금속 박막을 형성하기 전에, 상기 비아 홀에 텅스텐-실리사이드를 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950056948A 1995-12-26 1995-12-26 반도체소자의콘택형성방법 KR100372657B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950056948A KR100372657B1 (ko) 1995-12-26 1995-12-26 반도체소자의콘택형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950056948A KR100372657B1 (ko) 1995-12-26 1995-12-26 반도체소자의콘택형성방법

Publications (2)

Publication Number Publication Date
KR970052351A true KR970052351A (ko) 1997-07-29
KR100372657B1 KR100372657B1 (ko) 2003-05-12

Family

ID=37416637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950056948A KR100372657B1 (ko) 1995-12-26 1995-12-26 반도체소자의콘택형성방법

Country Status (1)

Country Link
KR (1) KR100372657B1 (ko)

Also Published As

Publication number Publication date
KR100372657B1 (ko) 2003-05-12

Similar Documents

Publication Publication Date Title
KR940022801A (ko) 반도체소자의 콘택 형성방법
KR970052351A (ko) 반도체 소자의 콘택 형성 방법
KR960019522A (ko) 반도체 소자의 플러그 형성방법
KR970053546A (ko) 반도체 장치의 금속 배선 형성 방법
KR970053571A (ko) 반도체 장치 및 그의 제조 방법
KR970054008A (ko) 반도체 장치의 커패시터 제조방법
JPH0391243A (ja) 半導体装置の製造方法
KR970052510A (ko) 반도체 소자의 금속 배선 형성 방법
KR980005486A (ko) 반도체 소자의 콘택홀 형성방법
KR960036059A (ko) 반도체 메모리장치의 금속배선 및 그 제조방법
KR970052537A (ko) 반도체장치의 제조방법
KR970052444A (ko) 반도체 소자의 콘택홀 형성 방법
KR960043176A (ko) 캐패시터 제조방법
KR970023808A (ko) 포토레지스터 에치 백 스텝의 안정화 방법
KR960005791A (ko) 반도체소자의 콘택홀 형성방법
KR970030326A (ko) 반도체 소자의 콘택홀 형성방법
KR930006837A (ko) 금속접착층을 이용한 텅스텐 선택증착방법
KR970023728A (ko) 반도체 소자의 콘택 홀 형성 방법
KR970053580A (ko) 반도체 소자의 금속배선 형성방법
KR950025927A (ko) 반도체장치 제조방법
KR970072081A (ko) 반도체 장치의 배선구조 및 형성방법
KR960036058A (ko) 반도체 소자의 캐패시터 제조방법
KR960005813A (ko) 반도체소자의 제조방법
KR970030639A (ko) 평탄화된 필드절연막을 갖는 반도체 장치 및 그 제조방법
KR960002565A (ko) 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee