KR20000044955A - 반도체 소자의 콘택홀 형성 방법 - Google Patents

반도체 소자의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR20000044955A
KR20000044955A KR1019980061458A KR19980061458A KR20000044955A KR 20000044955 A KR20000044955 A KR 20000044955A KR 1019980061458 A KR1019980061458 A KR 1019980061458A KR 19980061458 A KR19980061458 A KR 19980061458A KR 20000044955 A KR20000044955 A KR 20000044955A
Authority
KR
South Korea
Prior art keywords
contact hole
interlayer insulating
forming
insulating layer
semiconductor substrate
Prior art date
Application number
KR1019980061458A
Other languages
English (en)
Inventor
이기엽
강병주
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980061458A priority Critical patent/KR20000044955A/ko
Publication of KR20000044955A publication Critical patent/KR20000044955A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 서로 다른 깊이를 갖는 콘택홀을 동시에 형성하는 공정에서, 산화물(oxide)을 이용한 증착 공정으로 층간 절연막을 형성할 때, 상대적으로 깊이가 얕은 콘택홀이 형성될 지역의 층간 절연막 내에 질화물로 식각 장벽층을 미리 형성시키고, 이후 콘택홀 형성을 위한 식각 공정을 2단계로 나누어 진행하는데, 1단계 식각 공정은 H2, CxHy, CxHyFz가스 중에 어느 하나의 가스를 이용하되, 수소 함유량(hydrogen content)을 높여 산화물로 이루어진 층간 절연막에 대한 질화막의 식각 선택비를 극대화시키므로, 깊이가 얕은 콘택홀이 형성될 지역에서 질화막이 천천히 식각 되어지는 동안 깊이가 깊은 콘택홀이 형성될 지역에서는 층간 절연막의 식각이 계속되어 식각 깊이가 깊어지면서 깊이가 얕은 콘택홀이 형성될 지역과 깊이가 깊은 콘택홀이 형성될 지역 각각에 층간 절연막이 비슷하게 두께로 남아 있게되고, 2단계 식각 공정은 1단계 식각 공정과 동일한 가스를 이용하되, Ar 가스와 O2가스를 추가 주입하며, 탄소 함유량(carbon content)을 높여 산화물로 이루어진 층간 절연막에 대한 반도체 기판의 식각 선택비를 극대화시키므로, 비슷한 두께로 남아 있는 층간 절연막을 식각 하여 콘택홀을 완성시키는 동안 반도체 기판의 식각 손실이 최소화되어 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 콘택홀 형성 방법에 관하여 기술된다.

Description

반도체 소자의 콘택홀 형성 방법
본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 특히 서로 다른 깊이를 갖는 콘택홀을 동시에 형성할 때, 얕은 콘택홀 저면에 노출되는 반도체 기판의 식각 손실(etch loss)을 최소화시켜 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 콘택홀 형성 방법에 관한 것이다.
일반적으로, NVM(non-volatile memory)나 DRAM(dynamic random access memory) 등의 반도체 소자가 고집적화 되어감에 따라 콘택홀의 크기는 줄어들고 상대적으로 그 깊이는 깊어져 애스팩트 비(aspect ratio)가 증가될 뿐만 아니라 셀 지역과 주변회로 지역의 토폴러지(topology) 차이가 심해지고, 이로 인하여 셀 지역에는 상대적으로 주변회로 지역보다 토폴러지가 높게 형성된다. 따라서, 셀 지역에는 콘택홀의 깊이가 깊어지며, 주변회로 지역에는 콘택홀의 깊이가 얕아진다. 반도체 소자의 제조 공정 중에 깊은 콘택홀과 얕은 콘택홀을 동시에 형성해야 할 경우가 발생되며, 이러한 경우 기존에는 애스팩트 비가 크거나 사이즈(size)가 작은 콘택홀을 기준으로 식각 타겟(etching target)이 설정하여 콘택홀 형성 공정을 실시하였다. 이에 따른 문제로는 애스팩트 비가 작거나 사이즈가 큰 콘택홀 형성시 접합부(junction)나 웰(well) 등이 형성된 반도체 기판이 식각 손실(etch loss)을 당하게 된다. 이러한 식각 손실은 특히 저전력 동작 소자에서 누설 전류(leakage current) 발생을 포함한 신뢰성(reliability) 문제를 야기시킨다.
따라서, 본 발명은 서로 다른 깊이를 갖는 콘택홀을 동시에 형성할 때, 얕은 콘택홀 저면에 노출되는 반도체 기판의 식각 손실(etch loss)을 최소화시켜 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 콘택홀 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 콘택홀 형성 방법은 웰 및 접합부가 형성된 반도체 기판이 제공되는 단계; 상기 반도체 기판 상에 산화물로 된 층간 절연막을 형성하되, 층간 절연막의 토폴러지가 낮은 지역에 콘택홀이 형성될 부분의 상기 층간 절연막 내에 질화물로 된 식각 장벽층이 형성되도록 하는 단계; 상기 층간 절연막의 토폴러지가 낮은 지역과 높은 지역 각각에 콘택홀을 동시에 형성하기 위해, 상기 층간 절연막에 대한 상기 식각 장벽층의 식각 선택비를 극대화시켜 상기 식각 장벽층이 거의 식각될 시점까지 1단계 식각 공정을 진행하는 단계; 및 상기 층간 절연막에 대한 상기 반도체 기판의 식각 선택비를 극대화시켜 2단계 식각 공정을 진행하고, 이로 인하여 깊은 콘택홀 및 얕은 콘택홀이 형성되는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11: 반도체 기판 12: 식각 장벽층
13: 층간 절연막 14: 감광막 패턴
15A: 깊은 콘택홀 15B: 얕은 콘택홀
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 웰(well) 및 접합부(junction)가 형성된 반도체 기판(11)상에 NVM(non-volatile memory)나 DRAM(dynamic random access memory) 등과 같은 반도체 소자를 구성하기 위해 여러 공정을 거치게 되며, 반도체 소자를 이루는 여러 요소들은 상하좌우에 형성된 다른 요소들과 전기적으로 절연 및 보호하기 위하여 산화물로 이루어진 층간 절연막(13)을 형성한다. 층간 절연막(13)은 하나의 반도체 소자를 제조하는 공정 동안에 여러번 형성하게 된다. 이러한 층간 절연막(13)은 셀 지역(C)에서 상대적으로 주변회로 지역(P)보다 토폴러지(topology)가 높게 형성되며, 반도체 소자가 고집적화 될수록 층간 절연막(13)의 토폴러지의 차이는 심화된다. 층간 절연막(13) 형성 후에 반도체 기판(11)에 형성된 접합부나 웰 등에 배선을 연결하기 위한 콘택 공정을 실시하게 된다. 콘택 공정을 실시하기 위하여 셀 지역(C)과 주변회로 지역(P) 각각의 일부분이 개방된 감광막 패턴(14)을 층간 절연막(13)상에 형성한다. 그런데, 셀 지역(C)의 층간 절연막(13)의 두께가 주변회로 지역(P)의 층간 절연막(13) 두께보다 훨씬 두꺼워 이들 지역(C 및 P)에 형성될 콘택홀의 깊이는 달라질 수밖에 없다. 본 발명은, 종래 기술에서 전술한 바와 같이, 이러한 서로 다른 깊이를 갖는 콘택홀을 동시에 형성할 때 발생되는 문제를 해결하기 위하여, 얕은 콘택홀이 형성될 부분의 주변회로 지역(P)의 층간 절연막(13) 내부에 식각 장벽층(etch barrier layer; 12)을 삽입시킨다.
상기에서, 식각 장벽층(12)은 질화물로 형성된다. 질화물은 층간 절연막(13)을 이루는 산화물에 대해 비교적 식각 선택비가 높기 때문이다. 식각 장벽층(12)은 반도체 소자의 제조 공정중 ONO 유전체막이나 난반사막 등에 사용되는 질화물을 이용하여 형성하거나, 아니면 별개의 공정으로 원하는 부분에 형성할 수 있다.
도 1b를 참조하면, 감광막 패턴(14)을 식각 마스크로 하여 셀 지역(C) 및 주변회로 지역(P) 각각에 콘택홀을 형성하기 위한 1단계 식각 공정을 실시한다. 1단계 식각 공정은 H2, CxHy, CxHyFz가스 중에 어느 하나의 가스를 이용하되, 수소 함유량(hydrogen content)을 높여 산화물로 된 층간 절연막(13)에 대한 질화물로 된 식각 장벽층(12)의 식각 선택비를 극대화시켜 얕은 콘택홀이 형성될 부분에 있는 식각 장벽층(12)이 거의 제거될 시점까지 실시한다. 수소 함유량을 높이므로 폴리머(polymer)가 다량 생성되어 산화물에 대한 질화물의 식각 선택비가 향상된다. 이와 같은 식각 선택비로 인하여, 깊이가 얕은 콘택홀이 형성될 지역에서 식각 장벽층(12)이 천천히 식각 되어지는 동안 깊이가 깊은 콘택홀이 형성될 지역에서는 층간 절연막(13)의 식각이 계속되어 식각 깊이가 깊어지면서 깊이가 얕은 콘택홀이 형성될 지역과 깊이가 깊은 콘택홀이 형성될 지역 각각에 층간 절연막(13)이 비슷하게 두께로 남아 있게된다. 이때, 식각 챔버는 RF 전력을 800 내지 1200W로 사용하고(ECR 또는 ICP 타입의 식각장비: 소오스 전력=1500 내지 2600W, 바이어스 전력=1200 내지 2400W), 압력을 300 내지 500mT로 사용한다(고밀도 플라즈마 식각장비: 15mT 이하).
도 1c를 참조하면, 감광막 패턴(14)을 식각 마스크로 하여 셀 지역(C) 및 주변회로 지역(P) 각각에 콘택홀을 형성하기 위한 2단계 식각 공정을 실시한다. 2단계 식각 공정은 1단계 식각 공정과 동일한 분위기에서 실시하되, Ar 가스와 O2가스를 추가 주입하며, 탄소 함유량(carbon content)을 높여 산화물로 된 층간 절연막(13)에 대한 반도체 기판(11)의 식각 선택비를 극대화시켜, 잔류할 지 모르는 식각 장벽층(12)과 비슷한 두께로 남아 있는 층간 절연막(13)을 식각하고, 이로 인하여 깊은 콘택홀(15A)과 얕은 콘택홀(15B)이 동시에 형성된다. Ar 가스는 이온 충격(ion bombardment) 효과를 이용한 폴리머 량의 조절 및 폴리머(탄소 폴리머 박막)내의 플루오린 이온 또는 플루오린 기(fluorine ion or fluorine radical)로 된 식각제의 확산(etchant diffusion) 및 식각을 돕는 역할을 하며, O2가스는 생성되는 폴리머 량을 조절하여 식각이 정지(etching stop)되는 것을 방지하는 역할을 한다. 이때 O2가스는 전체 가스 유량비(total gas flow rate)의 약 10% 미만을 첨가한다.
상기에서, 탄소 함유량을 높여 산화물로 된 층간 절연막(13)에 대한 반도체 기판(11)의 식각 선택비를 극대화시키므로, 반도체 기판(11)의 식각 손실(etch loss)이 최소화된다.
한편, 상기한 본 발명의 기술적 원리는 자기정렬콘택(self aligned contact)에서 질화물을 식각 장벽층으로 사용할 경우 동일하게 적용시킬 수 있다.
상술한 바와 같이, 본 발명은 서로 다른 깊이를 갖는 콘택홀을 동시에 형성하는 공정에서, 산화물을 이용한 증착 공정으로 층간 절연막을 형성할 때, 상대적으로 깊이가 얕은 콘택홀이 형성될 지역의 층간 절연막 내에 질화물로 식각 장벽층을 미리 형성시키고, 이후 콘택홀 형성을 위한 식각 공정 가스 분위기를 달리하여 2단계로 나누어 진행하되, 1단계 식각 공정은 산화물로 이루어진 층간 절연막에 대한 질화막의 식각 선택비를 극대화시켜 진행하고, 2단계 식각 공정은 층간 절연막에 대한 반도체 기판의 식각 선택비를 극대화시켜 진행하므로써, 깊은 콘택홀 및 얕은 콘택홀을 동시에 형성시키더라도 반도체 기판의 식각 손실(etch loss)이 최소화되어 소자의 신뢰성을 향상시킬 수 있다.

Claims (4)

  1. 웰 및 접합부가 형성된 반도체 기판이 제공되는 단계;
    상기 반도체 기판 상에 산화물로 된 층간 절연막을 형성하되, 층간 절연막의 토폴러지가 낮은 지역에 콘택홀이 형성될 부분의 상기 층간 절연막 내에 질화물로 된 식각 장벽층이 형성되도록 하는 단계;
    상기 층간 절연막의 토폴러지가 낮은 지역과 높은 지역 각각에 콘택홀을 동시에 형성하기 위해, 상기 층간 절연막에 대한 상기 식각 장벽층의 식각 선택비를 극대화시켜 상기 식각 장벽층이 거의 식각될 시점까지 1단계 식각 공정을 진행하는 단계; 및
    상기 층간 절연막에 대한 상기 반도체 기판의 식각 선택비를 극대화시켜 2단계 식각 공정을 진행하고, 이로 인하여 깊은 콘택홀 및 얕은 콘택홀이 형성되는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  2. 제 1 항에 있어서,
    상기 1단계 식각 공정은 H2, CxHy, CxHyFz가스 중에 어느 하나의 가스를 이용하되, 수소 함유량을 높여 실시하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  3. 제 1 항에 있어서,
    상기 2단계 식각 공정은 H2, CxHy, CxHyFz가스 중에 어느 하나의 가스를 이용하되, Ar 가스와 O2가스를 추가 주입하며, 탄소 함유량을 높여 실시하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  4. 제 3 항에 있어서,
    상기 O2가스는 전체 가스 유량비의 약 10% 미만을 첨가하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
KR1019980061458A 1998-12-30 1998-12-30 반도체 소자의 콘택홀 형성 방법 KR20000044955A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061458A KR20000044955A (ko) 1998-12-30 1998-12-30 반도체 소자의 콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061458A KR20000044955A (ko) 1998-12-30 1998-12-30 반도체 소자의 콘택홀 형성 방법

Publications (1)

Publication Number Publication Date
KR20000044955A true KR20000044955A (ko) 2000-07-15

Family

ID=19568210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061458A KR20000044955A (ko) 1998-12-30 1998-12-30 반도체 소자의 콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR20000044955A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691933B1 (ko) * 2000-11-29 2007-03-08 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63150941A (ja) * 1986-12-15 1988-06-23 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH07201994A (ja) * 1994-01-06 1995-08-04 Sony Corp 半導体装置およびその製造方法
JPH0917862A (ja) * 1995-06-28 1997-01-17 Sony Corp 接続孔を形成する工程を有する配線構造の形成方法
JPH09116014A (ja) * 1995-10-20 1997-05-02 Nippon Steel Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63150941A (ja) * 1986-12-15 1988-06-23 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH07201994A (ja) * 1994-01-06 1995-08-04 Sony Corp 半導体装置およびその製造方法
JPH0917862A (ja) * 1995-06-28 1997-01-17 Sony Corp 接続孔を形成する工程を有する配線構造の形成方法
JPH09116014A (ja) * 1995-10-20 1997-05-02 Nippon Steel Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691933B1 (ko) * 2000-11-29 2007-03-08 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법

Similar Documents

Publication Publication Date Title
US6716766B2 (en) Process variation resistant self aligned contact etch
US6227211B1 (en) Uniformity improvement of high aspect ratio contact by stop layer
US6083845A (en) Etching method
US7381640B2 (en) Method of forming metal line and contact plug of flash memory device
KR20000044955A (ko) 반도체 소자의 콘택홀 형성 방법
US6753265B2 (en) Method for manufacturing bit line
KR100799133B1 (ko) 반도체소자의 리세스게이트 제조 방법
JP2007027180A (ja) 半導体装置及びその製造方法
KR100510067B1 (ko) 반도체 소자 제조를 위한 자기정렬콘택 식각 방법
KR20010004177A (ko) 반도체소자 제조방법
KR100835506B1 (ko) 반도체소자의 제조방법
KR100505399B1 (ko) 반도체 소자의 콘택 형성방법
KR20030041550A (ko) 반도체소자의 제조 방법
KR100249012B1 (ko) 반도체장치의 콘택홀 형성방법
KR100532954B1 (ko) 반도체 소자의 콘택 형성 방법
KR100649025B1 (ko) 플래시 메모리 소자의 제조방법
KR100575878B1 (ko) 반도체 소자의 제조방법
KR100886641B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20040003474A (ko) 반도체소자의 콘택형성방법
KR20020001113A (ko) 반도체소자의 제조방법
KR20080062011A (ko) 반도체 소자의 제조방법
KR20070002797A (ko) 깊은 콘택을 갖는 반도체소자의 제조 방법
KR20040057348A (ko) 반도체소자 제조 방법
KR20000052110A (ko) 자기정렬 콘택의 식각 정지층 식각 방법
KR20010063501A (ko) 메모리소자에서의 비트라인의 자기정렬콘택 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application