JPH06318574A - Ti/TiN/W膜のドライエッチング方法 - Google Patents
Ti/TiN/W膜のドライエッチング方法Info
- Publication number
- JPH06318574A JPH06318574A JP10543493A JP10543493A JPH06318574A JP H06318574 A JPH06318574 A JP H06318574A JP 10543493 A JP10543493 A JP 10543493A JP 10543493 A JP10543493 A JP 10543493A JP H06318574 A JPH06318574 A JP H06318574A
- Authority
- JP
- Japan
- Prior art keywords
- tin
- film
- etching
- dry etching
- volume
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【構成】 Ti/TiN/W膜を、SF6が2〜20容
量%、BCl3が20〜40容量%、Cl2が50〜78
容量%からなる組成比の混合ガス中で、同一工程でドラ
イエッチングを行う。 【効果】 Ti/TiN/W膜をドライエッチングする
際、SF6、BCl3及びCl2を含む混合ガスを使用す
ることにより、基板を0℃以下に冷却することなく、1
工程での形成が可能となる。
量%、BCl3が20〜40容量%、Cl2が50〜78
容量%からなる組成比の混合ガス中で、同一工程でドラ
イエッチングを行う。 【効果】 Ti/TiN/W膜をドライエッチングする
際、SF6、BCl3及びCl2を含む混合ガスを使用す
ることにより、基板を0℃以下に冷却することなく、1
工程での形成が可能となる。
Description
【0001】
【産業上の利用分野】本発明はTi/TiN/W膜のド
ライエッチング方法に関する。更に詳しくは、半導体装
置の配線等に用いるTi/TiN/W膜のドライエッチ
ング方法に関する。
ライエッチング方法に関する。更に詳しくは、半導体装
置の配線等に用いるTi/TiN/W膜のドライエッチ
ング方法に関する。
【0002】
【従来の技術】デバイスの微細化に伴ない、金属中を電
流が流れることによって生じる配線の劣化(エレクトロ
マイグレーション)を抑えるために、エレクトロマイグ
レーション耐性に優れたタングステン膜が配線材料に用
いられてきた。このタングステン膜のドライエッチング
には、例えば1991年春季応用物理予稿集p503 28p-
ZC-14 に記載のように、SF6ガスを使用したエッチン
グが一般的である。これは、BCl3等のCl化合物を
使用した場合に生じる、Cl原子とタングステンとの反
応生成物の沸点が、WCl5は288℃またWCl6は3
40℃と非常に高いので、エッチングが進行しにくい
が、これに対してF原子とタングステンとの反応生成物
の沸点は、WF6が17℃と低いので、エッチングが容
易に進行するからである。
流が流れることによって生じる配線の劣化(エレクトロ
マイグレーション)を抑えるために、エレクトロマイグ
レーション耐性に優れたタングステン膜が配線材料に用
いられてきた。このタングステン膜のドライエッチング
には、例えば1991年春季応用物理予稿集p503 28p-
ZC-14 に記載のように、SF6ガスを使用したエッチン
グが一般的である。これは、BCl3等のCl化合物を
使用した場合に生じる、Cl原子とタングステンとの反
応生成物の沸点が、WCl5は288℃またWCl6は3
40℃と非常に高いので、エッチングが進行しにくい
が、これに対してF原子とタングステンとの反応生成物
の沸点は、WF6が17℃と低いので、エッチングが容
易に進行するからである。
【0003】
【発明が解決しようとする課題】一般に、タングステン
膜をエッチングする場合、高選択比かつ異方性形状を得
るためには、少なくとも温度を0℃以下に設定する必要
がある。また、タングステン膜形成時にグルーレイヤー
として用いられているTiN/Ti等の膜は、タングス
テン膜のエッチングに使用されるような低温ではエッチ
ングされない。このため、タングステン膜のエッチング
後、昇温してからTiN/Ti等の膜を更にエッチング
する必要があった。
膜をエッチングする場合、高選択比かつ異方性形状を得
るためには、少なくとも温度を0℃以下に設定する必要
がある。また、タングステン膜形成時にグルーレイヤー
として用いられているTiN/Ti等の膜は、タングス
テン膜のエッチングに使用されるような低温ではエッチ
ングされない。このため、タングステン膜のエッチング
後、昇温してからTiN/Ti等の膜を更にエッチング
する必要があった。
【0004】また、TiN/Ti等の膜に0℃以上の温
度でエッチングを行うと、例えばエッチングガスにSF
6を使用した場合、Fラジカルによるアンダーカットに
より図4にしめすような形状にTiN/Tiがエッチン
グされ、所望の形状を得ることができないという問題が
生じていた。更に、タングステン膜のエッチングの際の
温度を0℃以下に調整するための装置は、一般に複雑な
冷却機構を有しており、その操作は困難であった。
度でエッチングを行うと、例えばエッチングガスにSF
6を使用した場合、Fラジカルによるアンダーカットに
より図4にしめすような形状にTiN/Tiがエッチン
グされ、所望の形状を得ることができないという問題が
生じていた。更に、タングステン膜のエッチングの際の
温度を0℃以下に調整するための装置は、一般に複雑な
冷却機構を有しており、その操作は困難であった。
【0005】以上の点に鑑み、本発明者らは、Ti/T
iN/Wの配線構造のドライエッチングにおいて、Si
基板を0℃以下に冷却する複雑な冷却機構を有した特殊
な装置を必要とせず、かつグルーレイヤーも含めた積層
構造膜を1ステップでエッチングする簡便な加工方法を
見いだし本発明に至った。
iN/Wの配線構造のドライエッチングにおいて、Si
基板を0℃以下に冷却する複雑な冷却機構を有した特殊
な装置を必要とせず、かつグルーレイヤーも含めた積層
構造膜を1ステップでエッチングする簡便な加工方法を
見いだし本発明に至った。
【0006】
【課題を解決するための手段及び作用】かくして本発明
によれば、Ti/TiN/W膜を、SF6が2〜20容
量%、BCl3が20〜40容量%、Cl2が50〜78
容量%からなる組成比の混合ガス中で、同一工程でドラ
イエッチングを行うことを特徴とするTi/TiN/W
膜のドライエッチング方法が提供される。
によれば、Ti/TiN/W膜を、SF6が2〜20容
量%、BCl3が20〜40容量%、Cl2が50〜78
容量%からなる組成比の混合ガス中で、同一工程でドラ
イエッチングを行うことを特徴とするTi/TiN/W
膜のドライエッチング方法が提供される。
【0007】本発明のドライエッチング方法では、SF
6、BCl3及びCl2からなる混合ガスが使用される。
混合ガスの組成比は、SF6が2〜20容量%、BCl3
が20〜40容量%、Cl2が50〜78容量%からな
ることが好ましい。更に好ましい混合ガスの組成比は、
SF6が5〜15容量%、BCl3が25〜30容量%、
Cl2が60〜65容量%である。
6、BCl3及びCl2からなる混合ガスが使用される。
混合ガスの組成比は、SF6が2〜20容量%、BCl3
が20〜40容量%、Cl2が50〜78容量%からな
ることが好ましい。更に好ましい混合ガスの組成比は、
SF6が5〜15容量%、BCl3が25〜30容量%、
Cl2が60〜65容量%である。
【0008】ここでSF6の組成比が20容量%以上の
場合、上記に記載したような図4に示すアンダーカット
が生じる。例えばTiの膜厚500Å、TiNの膜厚1
000Å及びWの膜厚500ÅからなるTi/TiN/
W膜の場合、正確なエッチングを行ったとしても、片側
に約0.05μmのアンダーカットが生じる。また、2%に
満たないときはタングステンをエッチングする速度が不
足するので、エッチングに時間がかかる。ここで図3に
SF6濃度とタングステンのエッチングレートの関係を
示す。
場合、上記に記載したような図4に示すアンダーカット
が生じる。例えばTiの膜厚500Å、TiNの膜厚1
000Å及びWの膜厚500ÅからなるTi/TiN/
W膜の場合、正確なエッチングを行ったとしても、片側
に約0.05μmのアンダーカットが生じる。また、2%に
満たないときはタングステンをエッチングする速度が不
足するので、エッチングに時間がかかる。ここで図3に
SF6濃度とタングステンのエッチングレートの関係を
示す。
【0009】次に、BCl3の組成比が40容量%以上
の場合、アンダーカットを抑えることはできるが、Ti
/TiNをエッチングする速度が不足するのでエッチン
グに時間がかかる。また、20%に満たないときはアン
ダーカットが生じる。更に、Cl2の組成比が50容量
%以下の場合、アンダーカットを抑えることはできる
が、Ti/TiNをエッチングする速度が不足するので
エッチングに時間がかかる。また、78%を越えるとき
はアンダーカットが生じる。
の場合、アンダーカットを抑えることはできるが、Ti
/TiNをエッチングする速度が不足するのでエッチン
グに時間がかかる。また、20%に満たないときはアン
ダーカットが生じる。更に、Cl2の組成比が50容量
%以下の場合、アンダーカットを抑えることはできる
が、Ti/TiNをエッチングする速度が不足するので
エッチングに時間がかかる。また、78%を越えるとき
はアンダーカットが生じる。
【0010】本発明のドライエッチング方法は、同一工
程で行うことができるので、0℃以上の温度で行うこと
ができる。好ましい温度範囲は20〜50℃である。本
発明のドライエッチング方法は、プラズマエッチング、
反応性イオンエッチング(RIE)、電子サイクロトロ
ン共鳴(ECR)プラズマエッチング等の方法に適用す
ることができる。
程で行うことができるので、0℃以上の温度で行うこと
ができる。好ましい温度範囲は20〜50℃である。本
発明のドライエッチング方法は、プラズマエッチング、
反応性イオンエッチング(RIE)、電子サイクロトロ
ン共鳴(ECR)プラズマエッチング等の方法に適用す
ることができる。
【0011】使用できる装置としては、公知の装置を使
用することができ、例えば図2に挙げられるようなマイ
クロ波プラズマ処理装置が挙げられる。この装置は処理
室1の中の、石英ベルジャー中にカソード電極7及びウ
エハー8が設置され、マイクロ波がマイクロ波発振器3
からマイクロ波チューナー4を経て導波管5から処理室
1に導入される。また処理室1の周囲にはコイル2が設
置されている。更にカソード電極7にRF発振器が接続
されている。
用することができ、例えば図2に挙げられるようなマイ
クロ波プラズマ処理装置が挙げられる。この装置は処理
室1の中の、石英ベルジャー中にカソード電極7及びウ
エハー8が設置され、マイクロ波がマイクロ波発振器3
からマイクロ波チューナー4を経て導波管5から処理室
1に導入される。また処理室1の周囲にはコイル2が設
置されている。更にカソード電極7にRF発振器が接続
されている。
【0012】本発明のエッチング方法は、Ti/TiN
/W膜を有していればどの様な装置の配線にも適用する
ことができるが、半導体装置の配線の製造方法に適用す
ることが好ましい。半導体装置の配線に使用する場合、
Ti/TiN/W膜が基板上に直接形成されている場
合、あるいはゲート電極、素子分離領域、層間絶縁膜等
からなる半導体層の上に形成されている場合等にも適用
することができる。
/W膜を有していればどの様な装置の配線にも適用する
ことができるが、半導体装置の配線の製造方法に適用す
ることが好ましい。半導体装置の配線に使用する場合、
Ti/TiN/W膜が基板上に直接形成されている場
合、あるいはゲート電極、素子分離領域、層間絶縁膜等
からなる半導体層の上に形成されている場合等にも適用
することができる。
【0013】
【作用】本発明に使用される、SF6、BCl3及びCl
2からなる混合ガスのうち、SF6はWのエッチング速度
を支配し、Cl2はTi/TiNのエッチング速度を支
配し、BCl3はパターン形状のコントロールに役立っ
ている。このような組成の混合ガスを使用することによ
って、簡便にTi/TiN/Wをエッチングすることが
可能となる。
2からなる混合ガスのうち、SF6はWのエッチング速度
を支配し、Cl2はTi/TiNのエッチング速度を支
配し、BCl3はパターン形状のコントロールに役立っ
ている。このような組成の混合ガスを使用することによ
って、簡便にTi/TiN/Wをエッチングすることが
可能となる。
【0014】
【実施例】以下に、本発明のエッチング方法を半導体装
置の製造方法に適用した一実施例を示した。まず、ソー
ス・ドレイン領域を有したSi基板14上にゲート電極
10を層厚3500Åで積層し、トランジスタを形成し
た。
置の製造方法に適用した一実施例を示した。まず、ソー
ス・ドレイン領域を有したSi基板14上にゲート電極
10を層厚3500Åで積層し、トランジスタを形成し
た。
【0015】次に、CVD法により層間絶縁膜としてB
PSG11を膜厚6000Åで形成した。次に、通常の
ホトエッチング工程によりコンタクトホール12をBP
SG膜に形成した。更に、スパッタリング法によりTi
膜を500Å、TiN膜を1000Åで成膜し、その上
にCVD法によりW膜を500Åで成膜した。
PSG11を膜厚6000Åで形成した。次に、通常の
ホトエッチング工程によりコンタクトホール12をBP
SG膜に形成した。更に、スパッタリング法によりTi
膜を500Å、TiN膜を1000Åで成膜し、その上
にCVD法によりW膜を500Åで成膜した。
【0016】次に、通常のホト工程により形成したレジ
ストパターンをマスクとして、Ti/TiN/W膜13
を本発明であるエッチング方法によりエッチングした。
上記エッチングには、図2に示したようにSF6とBC
l3とCl2の混合ガスでエッチングを行なうマイクロ波
プラズマ処理装置を使用した。ここで、基板ステージと
なるカソード電極7は0℃以下に冷却する機構は有して
おらず、温調器で0℃以上に温調された水を循環するこ
とにより一定温度に保たれている。従って装置には0℃
以下に冷却する場合必要となる結露対策等は不要であ
る。本実施例で用いた混合ガスはSF6:20scc
m,BCl3:60sccm,Cl2:140sccm
(組成比:SF6:9容量%,BCl3:27容量%,C
l2:64容量%)でエッチング圧力8mTorr,エ
ッチング電力:150W,マイクロ波パワー300mA
である。エッチングはカソード電極7上にSi基板8を
設置し、混合ガスのマイクロ波プラズマ中で実施した。
又、カソード電極は40℃にコントロールした。
ストパターンをマスクとして、Ti/TiN/W膜13
を本発明であるエッチング方法によりエッチングした。
上記エッチングには、図2に示したようにSF6とBC
l3とCl2の混合ガスでエッチングを行なうマイクロ波
プラズマ処理装置を使用した。ここで、基板ステージと
なるカソード電極7は0℃以下に冷却する機構は有して
おらず、温調器で0℃以上に温調された水を循環するこ
とにより一定温度に保たれている。従って装置には0℃
以下に冷却する場合必要となる結露対策等は不要であ
る。本実施例で用いた混合ガスはSF6:20scc
m,BCl3:60sccm,Cl2:140sccm
(組成比:SF6:9容量%,BCl3:27容量%,C
l2:64容量%)でエッチング圧力8mTorr,エ
ッチング電力:150W,マイクロ波パワー300mA
である。エッチングはカソード電極7上にSi基板8を
設置し、混合ガスのマイクロ波プラズマ中で実施した。
又、カソード電極は40℃にコントロールした。
【0017】以上の工程により、図1に示すTi/Ti
N/W膜からなる配線層を有する半導体装置を簡便に形
成することができた。
N/W膜からなる配線層を有する半導体装置を簡便に形
成することができた。
【0018】
【発明の効果】本発明によれば、Ti/TiN/W膜か
らなる配線層を、特殊な0℃以下への冷却機構を有さな
い簡便な装置で、アンダーカットのない垂直形状であ
り、制御性に優れたシンプルな1ステップのドライエッ
チングにて形成することができる。
らなる配線層を、特殊な0℃以下への冷却機構を有さな
い簡便な装置で、アンダーカットのない垂直形状であ
り、制御性に優れたシンプルな1ステップのドライエッ
チングにて形成することができる。
【図1】Ti/TiN/W膜の配線構造を有する半導体
デバイスの断面図。
デバイスの断面図。
【図2】本発明のドライエッチングに用いる装置の説明
図。
図。
【図3】SF6濃度とWのエッチングレートの関係を示
す特性図。
す特性図。
【図4】SF6濃度が高い場合の断面形状。
1 処理室 2 コイル 3 マイクロ波発振器 4 マイクロ波チューナー 5 導波管 6 石英ベルジャー 7 カソード電極 8 ウエハー 9 RF発振器 10 ゲート電極 11 BPSG膜 12 コンタクトホール 13 Ti/TiN/W配線 14 Si基板 15 ホトレジスト 16 W膜 17 TiN膜 18 Ti膜 19 下地BPSG
Claims (2)
- 【請求項1】 Ti/TiN/W膜を、SF6が2〜2
0容量%、BCl3が20〜40容量%、Cl2が50〜
78容量%からなる組成比の混合ガス中で、同一工程で
ドライエッチングを行うことを特徴とするTi/TiN
/W膜のドライエッチング方法。 - 【請求項2】 Ti/TiN/W膜が半導体層が形成さ
れた基板上に形成されてなる請求項1記載のドライエッ
チング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5105434A JP2865517B2 (ja) | 1993-05-06 | 1993-05-06 | Ti/TiN/W膜のドライエッチング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5105434A JP2865517B2 (ja) | 1993-05-06 | 1993-05-06 | Ti/TiN/W膜のドライエッチング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06318574A true JPH06318574A (ja) | 1994-11-15 |
JP2865517B2 JP2865517B2 (ja) | 1999-03-08 |
Family
ID=14407492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5105434A Expired - Fee Related JP2865517B2 (ja) | 1993-05-06 | 1993-05-06 | Ti/TiN/W膜のドライエッチング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2865517B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0871211A2 (en) * | 1997-03-19 | 1998-10-14 | Hitachi, Ltd. | Plasma treatment method and manufacturing method of semiconductor device |
KR100231595B1 (ko) * | 1996-06-27 | 1999-11-15 | 김주용 | 반도체 소자의 비트라인 및 그 제조방법 |
US6399497B2 (en) | 2000-06-09 | 2002-06-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor manufacturing process and semiconductor device |
-
1993
- 1993-05-06 JP JP5105434A patent/JP2865517B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100231595B1 (ko) * | 1996-06-27 | 1999-11-15 | 김주용 | 반도체 소자의 비트라인 및 그 제조방법 |
EP0871211A2 (en) * | 1997-03-19 | 1998-10-14 | Hitachi, Ltd. | Plasma treatment method and manufacturing method of semiconductor device |
EP0871211A3 (en) * | 1997-03-19 | 1999-12-08 | Hitachi, Ltd. | Plasma treatment method and manufacturing method of semiconductor device |
US6399497B2 (en) | 2000-06-09 | 2002-06-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor manufacturing process and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2865517B2 (ja) | 1999-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6893969B2 (en) | Use of ammonia for etching organic low-k dielectrics | |
US6620733B2 (en) | Use of hydrocarbon addition for the elimination of micromasking during etching of organic low-k dielectrics | |
US5661083A (en) | Method for via formation with reduced contact resistance | |
US5691246A (en) | In situ etch process for insulating and conductive materials | |
US20020111036A1 (en) | Unique process chemistry for etching organic low-k materials | |
JPH04239723A (ja) | 半導体装置の製造方法 | |
US6855643B2 (en) | Method for fabricating a gate structure | |
KR100743873B1 (ko) | 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술 | |
JP3318801B2 (ja) | ドライエッチング方法 | |
JPH05267157A (ja) | 配線形成法 | |
US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
JP2865517B2 (ja) | Ti/TiN/W膜のドライエッチング方法 | |
US6828250B1 (en) | Process for etching vias in organosilicate glass materials without causing RIE lag | |
JPH0774147A (ja) | ドライエッチング方法およびドライエッチング装置 | |
US6399497B2 (en) | Semiconductor manufacturing process and semiconductor device | |
JPH10144633A (ja) | 半導体装置の製造方法 | |
KR100542943B1 (ko) | 반도체 소자의 리페어 식각 방법 | |
JPH05343363A (ja) | ドライエッチング方法 | |
JPH0661195A (ja) | 半導体装置の製造方法 | |
JPH06318573A (ja) | 高融点金属のエッチング方法 | |
JP3440599B2 (ja) | ビアホール形成方法 | |
JPH07201830A (ja) | 半導体装置の製造方法 | |
JP3116369B2 (ja) | 多層レジストドライエッチング方法 | |
JPH0637058A (ja) | ドライエッチング方法 | |
JPH07135198A (ja) | エッチング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071218 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |