KR19990065388A - 패시베이션층 형성 방법 - Google Patents
패시베이션층 형성 방법 Download PDFInfo
- Publication number
- KR19990065388A KR19990065388A KR1019980000658A KR19980000658A KR19990065388A KR 19990065388 A KR19990065388 A KR 19990065388A KR 1019980000658 A KR1019980000658 A KR 1019980000658A KR 19980000658 A KR19980000658 A KR 19980000658A KR 19990065388 A KR19990065388 A KR 19990065388A
- Authority
- KR
- South Korea
- Prior art keywords
- passivation layer
- forming
- inclination angle
- substrate
- photoresist
- Prior art date
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 제조 공정 중에서 패시베이션층 형성 방법에 관한 것으로서, 기판 상에 다수 개의 배선을 형성하는 공정과, 상기 기판 상에 상기 배선을 덮고 측면이 음의 경사각을 갖는 제 1 패시베이션층을 형성하는 공정과, 상기 제 1 패시베이션층을 측면이 양의 경사각을 가지며 측벽 형상으로 잔류하도록 에치백하는 공정과, 상기 제 1 패시베이션층 상에 제 2 패시베이션층을 형성하는 공정을 구비한다. 따라서, 본 발명에 따른 패시베이션층은 배선의 측면에 양의 경사각을 갖는 제 1 패시베이션층을 형성한 후 상기 제 1 패시베이션층 상에 제 2 패시베이션층을 형성하여 패시베이션층의 핀홀 발생을 방지하는 이점이 있다.
Description
본 발명은 반도체장치의 제조 공정 중 패시베이션(Passivation)층을 형성 방법에 관한 것으로서, 특히, 배선들 사이에 핀홀(pin-hole)이 형성되는 것을 방지할 수 있는 패시베이션층 형성 방법에 관한 것이다.
반도체 제품의 열화 현상은 반도체소자의 표면에 부착한 습기나 불순물에 의해 반도체소자 표면의 상태가 변화하는 것이 그 주요한 원인으로 되고 있다. 따라서, 반도체소자는 금속 배선 패턴을 형성한 후, 상기 금속 배선의 기계적인 손상 방지와 불순물의 침입 방지를 목적으로 산화막, 또는, 질화막을 사용하여 패시베이션층을 형성한다.
도 1a 내지 도 1b는 종래 기술에 따른 패시베이션층 형성 방법을 도시하는 공정도이다.
종래에는 도 1a에 나타낸 바와 같이, 트랜지스터 및 하부 배선을 포함하는 기판(11) 상에 알루미늄(Al)과 같은 금속 도전 물질을 증착한 후, 패터닝하여 다수 개의 상부 배선(13)을 형성한다.
그리고, 도 1b와 같이 상기 상부 배선(13) 상에 인 실리케이트 유리(Phospho Silicate Glass : 이하 PSG라 칭함), 또는, TEOS(Tetra Ethyl Ortho Silicate) 등을 증착하여 제 1 패시베이션층(15)을 형성한다. 상기 제 1 패시베이션층(15) 상에 플라즈마 화학 기상 증착(Plasma Chemical Vapor Deposition : 이하, 플라즈마 CVD라 칭함) 방법으로 질화물을 증착하여 제 2 패시베이션층(17)을 형성한다. 상기에서 제 1 패시베이션층(15)은 상기 질화막인 제 2 패시베이션층(17)의 높은 강도로 인해 외부에서 충격을 가했을 때, 상기 상부 배선(13)에 직접 충격이 전달되는 것을 방지하고, 수분을 차단하여 상기 상부 배선(13)이 부식되는 것을 방지한다.
이후 공정으로 도시하지 않았지만 상기 소자를 외부 단자(lead frame)와 연결되는 부위인 패드영역을 정의하기 위해 제 2 패시베이션층 상에 포토레지스트를 도포하고, 노광 및 현상하여 상기 상부 배선과 대응하는 소정 부분을 노출시키는 포토레지스트 패턴을 형성하고, 상기 포토레지스트를 마스크로 사용하여 상기 제 1 및 제 2 패시베이션층을 제거하고 상기 포토레지스트를 제거하면 외부와 연결될 패드부가 오픈된다.
상기에서 포토레지스트를 도포하고 상기 포토레지스트의 유기물을 휘발시키고 부착성을 향상시키기 위해 소프트 베이킹(Soft backing)을 하고, 상기 포토레지스트의 상기 상부 배선과 대응하는 부분을 노광 및 현상한 후, 다시 현상 용액에서 묻은 유기물 제거 및 내약품성, 내구성을 향상시킬 목적으로 하드 베이킹(Hard backing)을하여 포토레지스트 패턴을 형성하게된다.
상술한 바와 같이, 종래에는 기판 상에 상부 배선을 형성하고 상기 기판 상에 상기 상부 배선을 덮도록 산화물 제 1 패시베이션층을 형성한 후, 상기 제 1 패시베이션층 상에 질화물 제 2 패시베이션층을 형성하여 반도체소자를 보호하는 패시베이션층을 형성하였다.
그러나, 상기 패시베이션층을 형성할 때, 상기 상부 배선 상에 형성된 제 1 패시베이션층은 오버 행(over-hang)이 발생되어 측면이 음의 경사각을 가지므로 제 2 패시베이션층을 형성할 때 보이드가 형성되기 쉬우며, 이로 인해, 핀홀이 형성되어 소자가 열화되는 문제점이 있었다.
따라서, 본 발명의 목적은 핀홀을 방지하여 소자의 열화를 방지할 수 있는 패시베이션층 형성 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 패시베이션층 형성 방법은 기판 상에 다수 개의 배선을 형성하는 공정과, 상기 기판 상에 상기 배선을 덮고 측면이 음의 경사각을 갖는 제 1 패시베이션층을 형성하는 공정과, 상기 제 1 패시베이션층을 측면이 양의 경사각을 가지며 측벽 형상으로 잔류하도록 에치백하는 공정과, 상기 제 1 패시베이션층 상에 제 2 패시베이션층을 형성하는 공정을 구비한다.
도 1a 내지 도 1b는 종래 기술에 따른 패시베이션층 형성 방법을 도시하는 공정도.
도 2a 내지 도 2c는 본 발명의 실시 예에 따른 패시베이션층 형성 방법을 도시하는 공정도.
도면의 주요 부분에 대한 부호의 간단한 설명
21 : 기판 23 : 상부 배선
25 : 제 1 패시베이션층 27 : 제 2 패시베이션층
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.
도 2a 내지 도 2c는 본 발명의 실시 예에 따른 패시베이션층 형성 방법을 도시하는 공정도이다.
본 방법은 도 2a에 나타낸 바와 같이, 트랜지스터 및 하부 배선을 포함하는 기판(21) 상에 알루미늄(Al)과 같은 금속 도전 물질을 증착한 후, 패터닝하여 다수 개의 상부 배선(23)을 형성한다.
그리고, 도 2b와 같이 상기 상부 배선(23) 상에 PSG, 또는, TEOS 등을 증착하여 상기 상부 배선(23)의 측면에 음의 경사각을 갖는 제 1 패시베이션층(25)을 형성한다. 그런 후에, 상기 제 1 패시베이션층(25)을 상기 상부 배선(23) 및 기판(21)을 노출시키지 않으면서 상기 상부 배선(23)의 측면에는 측벽의 형태를 갖도록 적당하게 에치백(Etch-back)하여 상기 상부 배선(23)의 측면에 양의 경사각을 갖는 제 1 패시베이션층(25)을 형성한다.
그런 다음에, 도 2c에 나타낸 바와 같이 상기 에치백으로 양의 경사각을 갖도록 형성한 제 1 패시베이션층(25) 상에 플라즈마 CVD 방법으로 질화물을 증착하여 제 2 패시베이션층(27)을 형성한다. 상기에서 산화물로 형성된 제 1 패시베이션층(25)은 상기 질화물로 형성된 제 2 패시베이션층(27)의 높은 강도로 인해 외부에서 충격을 가했을 때, 상기 상부 배선(23)에 직접 충격이 전달되는 것을 방지하고 수분을 차단하여 상기 상부배선(23)이 부식되는 것을 방지하기 위해 형성한다.
이후 공정으로 도시하지 않았지만 상기 소자를 외부 단자(lead frame)와 연결되는 부위인 패드영역을 정의하기 위해 제 2 패시베이션층 상에 포토레지스트를 도포하고, 노광 및 현상하여 상기 상부 배선과 대응하는 소정 부분을 노출시키는 포토레지스트 패턴을 형성하고, 상기 포토레지스트를 마스크로 사용하여 상기 제 1 및 제 2 패시베이션층을 제거하고 상기 포토레지스트를 제거하면 외부와 연결될 패드부가 오픈된다.
상기에서 포토레지스트를 도포하고 상기 포토레지스트의 유기물을 휘발시키고 부착성을 향상시키기 위해 소프트 베이킹(Soft backing)을 하고, 상기 포토레지스트의 상기 상부 배선과 대응하는 부분을 노광 및 현상한 후, 다시 현상 용액에서 묻은 유기물 제거 및 내약품성, 내구성을 향상시킬 목적으로 하드 베이킹(Hard backing)을하여 포토레지스트 패턴을 형성하게된다.
상술한 바와 같이, 본 발명에서는 기판 상에 다수 개의 상부 배선을 형성하고, 상기 기판 상에 상기 상부 배선을 덮도록 제 1 패시베이션층을 형성한 후, 상기 제 1 패시베이션층을 에치백하여 상기 상부 배선의 측면에 양의 경사각을 갖도록 형성하고, 상기 제 1 패시베이션층 상에 제 2 패시베이션층을 형성하여 패시베이션층을 형성하였다.
따라서, 본 발명에 따른 패시베이션층은 배선의 측면에 양의 경사각을 갖는 제 1 패시베이션층을 형성한 후 상기 제 1 패시베이션층 상에 제 2 패시베이션층을 형성하여 패시베이션층의 핀홀 발생을 방지하는 이점이 있다.
Claims (1)
- 기판 상에 다수 개의 배선을 형성하는 공정과,상기 기판 상에 상기 배선을 덮는 측면이 음의 경사각을 갖는 제 1 패시베이션층을 형성하는 공정과,상기 제 1 패시베이션층을 측면이 양의 경사각을 가지며 측벽 형상으로 잔류하도록 에치백하는 공정과,상기 제 1 패시베이션층 상에 제 2 패시베이션층을 형성하는 공정을 구비하는 패시베이션층 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980000658A KR19990065388A (ko) | 1998-01-13 | 1998-01-13 | 패시베이션층 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980000658A KR19990065388A (ko) | 1998-01-13 | 1998-01-13 | 패시베이션층 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990065388A true KR19990065388A (ko) | 1999-08-05 |
Family
ID=65728596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980000658A KR19990065388A (ko) | 1998-01-13 | 1998-01-13 | 패시베이션층 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990065388A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101298034B1 (ko) * | 2011-11-23 | 2013-08-20 | 주식회사 아이브이웍스 | 패시베이션층 형성 방법 |
-
1998
- 1998-01-13 KR KR1019980000658A patent/KR19990065388A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101298034B1 (ko) * | 2011-11-23 | 2013-08-20 | 주식회사 아이브이웍스 | 패시베이션층 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6348398B1 (en) | Method of forming pad openings and fuse openings | |
| JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
| KR19990065388A (ko) | 패시베이션층 형성 방법 | |
| JPH0225024A (ja) | 半導体装置の製造方法 | |
| JPS59232424A (ja) | 半導体装置とその製造法 | |
| US5864170A (en) | Semiconductor device having bonding pad and scribe line | |
| KR100215874B1 (ko) | 반도체소자 제조방법 | |
| KR100249385B1 (ko) | 패시베이션층 형성방법 | |
| KR0172542B1 (ko) | 금속배선 형성방법 | |
| JPS6239025A (ja) | 半導体装置の製造方法 | |
| KR100267778B1 (ko) | 반도체소자의 패드 형성방법 | |
| KR100249014B1 (ko) | 반도체소자의 제조 방법 | |
| JPH06112265A (ja) | 半導体装置のボンディングパッド構造およびその形成方法 | |
| KR100247698B1 (ko) | 입출력 패드부의 오픈 방법 | |
| JPH0435047A (ja) | 半導体装置の多層配線形成方法 | |
| JPS589364A (ja) | カラ−用固体撮像装置の製造方法 | |
| KR100309133B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR0156121B1 (ko) | 마스크패턴 제거방법 | |
| KR100349365B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR19980052423A (ko) | 반도체 장치 제조방법 | |
| KR19980052420A (ko) | 반도체 장치 제조방법 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPH06163688A (ja) | 半導体集積回路装置 | |
| KR19980036834A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |