KR101298034B1 - 패시베이션층 형성 방법 - Google Patents

패시베이션층 형성 방법 Download PDF

Info

Publication number
KR101298034B1
KR101298034B1 KR1020110123148A KR20110123148A KR101298034B1 KR 101298034 B1 KR101298034 B1 KR 101298034B1 KR 1020110123148 A KR1020110123148 A KR 1020110123148A KR 20110123148 A KR20110123148 A KR 20110123148A KR 101298034 B1 KR101298034 B1 KR 101298034B1
Authority
KR
South Korea
Prior art keywords
layer
hydrogenated
passivation layer
refractive index
thickness
Prior art date
Application number
KR1020110123148A
Other languages
English (en)
Other versions
KR20130057311A (ko
Inventor
오지연
오현우
Original Assignee
주식회사 아이브이웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이브이웍스 filed Critical 주식회사 아이브이웍스
Priority to KR1020110123148A priority Critical patent/KR101298034B1/ko
Publication of KR20130057311A publication Critical patent/KR20130057311A/ko
Application granted granted Critical
Publication of KR101298034B1 publication Critical patent/KR101298034B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 기판을 준비하는 단계; 상기 기판 상에 절연막을 증착하는 단계; 및 상기 절연막의 핀홀을 감소하거나 제거하기 위하여, 상기 절연막 상에 수소화된 C:H:N층을 증착하는 단계를 포함함으로써 상기 절연막과 상기 수소화된 C:H:N층으로 이루어진 패시베이션층을 형성하는 것을 특징으로 한다.

Description

패시베이션층 형성 방법{METHOD FOR FORMING PIN-HOLE REDUCED PASSIVATION LAYER}
본 발명은, 패시베이션층(passivation layer) 형성 방법에 관한 것으로, 더욱 상세하게는 패시베이션층의 핀홀(pin hole)을 감소시키거나 제거하도록 한 패시베이션층 형성 방법에 관한 것이다.
일반적으로, 화학기상증착(chemical vapor deposition: CVD), 원자층 증착 (atomic layer deposition, ALD) 공정 또는 스퍼터링(sputtering) 공정을 이용하여 기판 상에 Si3N4, SiO2, Al2O3 등과 같은 무기질의 패시베이션층을 형성한다.
이러한 패시베이션층을 형성할 때에는, 패시베이션층의 하지막 표면에 존재하는 유기물 및 파티클(particle)과, 패시베이션층 증착 중에 증착기(reactor) 내에서 발생하는 파티클, 및 패시베이션층의 스트레스(stress) 등으로 인하여 패시베이션층에 핀홀이 발생한다. 일반적으로, 패시베이션층의 증착 두께가 어느 정도의 두께까지 증가함에 따라 패시베이션층의 핀홀 밀도가 감소하고, 패시베이션층의 증착 두께가 그 이상으로 두꺼워짐에 따라 패시베이션층의 핀홀 밀도가 증가하는 경향이 있다.
하지막의 표면에 존재하는 유기물 및 파티클로 인하여 핀홀이 발생하는 경우, 패시베이션층 증착 전에 하지막의 표면을 플라즈마(plasma) 처리 공정 등에 의해 세정(cleaning)함으로써 패시베이션층의 핀홀 밀도를 감소시킬 수가 있다.
패시베이션층 증착 중에 발생된 파티클로 인하여 핀홀이 발생하는 경우, 파티클이 증착되는 패시베이션층에 들어가지 못하도록 패시베이션층의 증착조건 및 증착기(reactor)의 구조를 개선함으로써 패시베이션층의 핀홀 밀도를 감소시킬 수가 있다.
패시베이션층의 스트레스로 인하여 핀홀이 발생하는 경우, 패시베이션층을 최적 두께로 증착함으로써 패시베이션층의 핀홀 밀도를 감소시킬 수가 있다. 하지만, 최적 두께가 너무 얇으면, 패시베이션층으로서의 성능을 충분히 발휘할 수 없다. 이러한 경우에는, 패시베이션층의 스트레스를 이완시키기 위한 박막을 적층시킴으로써 패시베이션층의 핀홀 밀도를 감소시키는 방법을 사용할 수가 있다.
이러한 방법 중 대표적인 것이 미국특허 제6103639호에 개시되어 있다. 미국특허 제6103639호는, 도 1에 도시된 바와 같이, 기판(11) 상에 산화막과 같은 절연층(13)을 개재하여 금속층(15)의 배선이 형성되어 있는 경우, NH3와 N2O 플라즈마를 사용하여 절연층(13) 또는 금속층(15)을 표면 처리함으로써 절연층(13) 또는 금속층(15) 상의 유기물을 제거함과 아울러 절연층(13)과 금속층(15) 상에 버퍼층(buffer layer)으로서의 산화막(17)을 형성하고, 그런 다음에, 산화막(17) 상에 패시베이션층을 위한 Si3N4 재질의 질화막(19)을 증착하면서 산화막(17)에 의해 질화막(19)의 스트레스를 이완시킨다. 따라서 상기 패시베이션층에서의 핀홀 형성이 억제될 수가 있다.
그러나 미국특허 제6103639호의 방법은, 패시베이션층의 핀홀을 완벽하게 제거하기가 어렵기 때문에, 핀홀 특성에 매우 민감한 패시베이션층, 예를 들어 수분 침투를 방지하기 위한 패시베이션층에 대하여 핀홀을 더욱 완벽하게 제거하도록 핀홀 특성을 개선해야 할 필요가 있다.
미국특허 제6077754호는, 도 2a 내지 도 2d에 도시된 바와 같은 핀홀 제거 방법을 제시하였다. 도 2a에 도시된 바와 같이, 기판(21) 상에 패시베이션층을 위한 Si3N4 재질의 질화막(23)을 증착한다. 이때, 질화막(23)의 증착 조건에 따라 질화막(23)에 핀홀(24a)이 형성된다. 이어서, 도 2b에 도시된 바와 같이, 습식식각법을 이용하여 질화막(23)의 표면을 식각함으로써 도 2a의 핀홀(24a)을 확대시킨 핀홀(24b)을 형성한다. 그 다음에, 도 2c에 도시된 바와 같이, 핀홀(24b)의 내부를 실리콘층(25)으로 완전하게 채울 수 있도록, 질화막(23)의 상부 및 핀홀(24b)의 내부에 실리콘층을(25) 증착한다. 그리고 나서, 도 2d에 도시된 바와 같이, 도 2c의 실리콘층(25)을 질화시킴으로써 질화막(23)의 상부 및 핀홀(24b)의 내부에 질화막(27)을 형성하여 질화막(23)과 질화막(27)으로 이루어진 최종적인 패시베이션층(29)을 형성한다. 따라서 패시베이션층의 핀홀을 제거하는 것이 가능하다.
그러나 미국특허 제6077754호의 방법은, 질화막(23)과 같은 재질의 질화막(27)을 형성하므로 질화막(23,27)의 물질 자체의 스트레스가 같기 때문에, 질화막(27)을 일정 두께 이상으로 형성할 경우, 스트레스로 인하여 질화막(27)에 핀홀이 다시 발생할 가능성이 높다. 또한, 질화 정도에 따라 질화막(27)의 표면이 완벽한 질화막 특성을 유지하지 못할 수 있다. 게다가 질화막(23,27)을 모두 같은 재질로 형성하는 경우, 막의 두께에 따라 굴절율 등이 변화하므로 패시베이션층의 원하는 성능을 더욱 얻을 수가 없다. 뿐만 아니라, 질화막(27)의 표면 특성이 친수성이기 때문에 패시베이션층의 특성, 예를 들어 수분을 밀어내는 특성이 좋지 않아서 패시베이션층의 특성을 조정하기가 어렵다. 또한, 실리콘층(25)의 질화를 위한 공정조건, 예를 들어 온도, 압력 등에 따라 질화막(27)의 특성이 하지막인 질화막(23)의 특성과 달라질 가능성이 높으므로 기본적으로, 질화막(23)과 동일한 특성을 가진 질화막(27)을 형성해야 하는 어려움도 있다.
특허문헌1: 미국특허 제6103639호 특허문헌2: 미국특허 제6077754호
본 발명의 목적은, 패시베이션층의 핀홀을 감소시키고 나아가 패시베이션층의 핀홀을 제거하는데 있다.
본 발명의 다른 목적은, 패시베이션층의 스트레스를 이완하여 두꺼운 패시베이션층의 스트레스와 핀홀 밀도를 줄이는데 있다.
본 발명의 또 다른 목적은, 패시베이션층의 표면을 소수성 표면으로 변환하여 패시베이션층을 통하여 외부의 수분이 침투하는 것을 방지하는데 있다.
본 발명의 또 다른 목적은, 패시베이션층 전체의 특성을 용이하게 조절하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 패시베이션층 형성 방법은, 기판을 준비하는 단계; 상기 기판 상에 절연막을 증착하는 단계; 및 상기 절연막의 핀홀을 감소하거나 제거하기 위하여, 상기 절연막 상에 수소화된 C:H:N층을 증착하는 단계를 포함함으로써 상기 절연막과 상기 수소화된 C:H:N층으로 이루어진 패시베이션층을 형성하는 것을 특징으로 한다.
바람직하게는, 상기 수소화된 C:H:N층 상에 상기 절연막과 상기 수소화된 C:H:N층을 순차적으로 증착함으로써 상기 절연막과 상기 수소화된 C:H:N층으로 이루어진 패시베이션층을 형성하는 단계를 더 포함하는 것이 가능하다. 더욱 바람직하게는, 상기 절연막과 상기 수소화된 C:H:N층으로 이루어진 패시베이션층을 형성하는 단계를 1회 이상 복수회 진행하는 것이 가능하다.
바람직하게는, 상기 수소화된 C:H:N층을 1㎚ ~ 10000㎚의 두께로 증착하는 것이 가능하다.
바람직하게는, 상기 수소화된 C:H:N층을 상온 ~ 500 ℃의 온도에서 증착하는 것이 가능하다.
바람직하게는, 상기 수소화된 C:H:N층을 증착하기 위한 RF 파워, 직류 바이어스, 질소량 중 어느 하나 이상의 증착 조건을 변화시켜 상기 수소화된 C:H:N층의 굴절율을 변화시키는 것이 가능하다.
바람직하게는, 상기 수소화된 C:H:N층의 질소량과 수소량을 변화시켜 상기 수소화된 C:H:N층의 굴절율, 소수성을 변화시키는 것이 가능하다.
바람직하게는, 상기 수소화된 C:H:N층 각각의 두께, 굴절율, 소수성을 변화시키는 것이 가능하다.
바람직하게는, 상기 수소화된 C:H:N층의 두께와 굴절율을 변화시켜 상기 패시베이션층의 굴절율을 변화시키는 것이 가능하다.
바람직하게는, 상기 수소화된 C:H:N층의 제1범위의 두께에 해당하는 굴절율을 제1범위를 벗어난 두께에 해당하는 굴절율보다 높게 형성하는 것이 가능하다.
바람직하게는, 상기 수소화된 C:H:N층의 두께를 증가시킴에 따라 굴절율을 선형으로 감소시키는 것이 가능하다.
바람직하게는, 상기 절연막을 질화막, 산화막, 알루미나막 중 어느 하나로 형성하는 것이 가능하다.
본 발명에 따르면, 핀홀을 감소시키거나 제거할 수 있고, 외부의 수분이 침투하는 것을 방지할 수 있으며, 굴절율 등의 특성을 변화시키는 패시베이션층을 형성할 수 있다.
도 1은, 종래 기술에 의해 패시베이션층을 형성한 단계의 기판을 나타낸 단면도이다.
도 2a 내지 도 2d는, 다른 종래 기술의 패시베이션층 형성 방법을 나타낸 공정 순서도이다.
도 3a 내지 도 3d는, 본 발명의 실시예에 따른 패시베이션층 형성 방법을 나타낸 공정 순서도이다.
도 4는, 본 발명의 실시예에 따른 패시베이션층 형성 방법에 의해 형성된 수소화된 C:H:N층에 있어서, RF 파워에 따른 굴절율의 변화를 나타낸 그래프이다.
도 5의 (a) 및 (b)는, 일반적인 질화막 패시베이션층과 본 발명의 패시베이션층의 핀홀 밀도를 나타낸 사진이다.
도 6의 (a) 및 (b)는, 일반적인 질화막 패시베이션층의 친수성 표면과 본 발명의 패시베이션층의 소수성 표면을 나타낸 사진이다.
도 7은 본 발명의 패시베이션층의 두께 변화에 따른 굴절율 변화를 나타낸 그래프이다.
이하, 본 발명의 바람직한 실시예에 따른 패시베이션층 형성 방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 3a 및 도 3c는, 본 발명의 실시예에 따른 패시베이션층 형성 방법을 나타낸 공정 순서도이다.
도 3a를 참조하면, 먼저, 기판(31), 예를 들어 실리콘 재질의 기판을 준비한다. 여기서, 기판(31)의 상부면이 평탄한 표면인 것처럼 도시되어 있지만, 실제로는 기판(31)의 상부면 상에, 트랜지스터, 다이오드, 커패시터 등과 같은 다양한 소자나 회로, 도전층의 배선 등 다양한 구조가 미리 형성되어 기판(31)의 상부면이 평탄하지 않은 표면인 경우도 가능하다. 기판(31)으로는, 실리콘 재질의 기판 외에도 글래스 재질의 기판 등을 사용하는 것도 가능하다.
도 3b를 참조하면, 이어서, 화학기상증착법(chemical vapor deposition : CVD), 예를 들어 저압 화학기상증착법 등을 이용하여 약 80℃의 온도에서 기판(31)의 상부면 상에 절연막, 예를 들어 Si3N4 재질의 질화막(33)을 약 10~10000㎚ 두께로 증착한다. 물론, 질화막(33) 대신에 산화막, 알루미나막 등과 같은 절연막을 증착하는 것도 가능하다.
이때, 온도, 압력, 가스유량 등과 같은 증착 조건이나 증착 두께 등에 따라 질화막(33)의 표면에 핀홀(34)이 발생할 수 있다. 이로써, 수분 및 외부의 원자/분자가 핀홀(34)을 통하여 질화막(33) 아래의 기판(31)에 형성된 다양한 소자나 회로로 침투할 수 있다. 이는, 기판(31)에 형성된 커패시터의 누설전류를 일으키는 원인으로 작용하기도 한다.
도 3c를 참조하면, 그런 다음에, 핀홀(34)을 완전히 채우기 위하여, 질화막(33)의 상부 및 핀홀(34)의 내부에, 예를 들어 비정질의 수소화된 C:H:N층(35)을 약 1㎚ ~ 약 10000㎚의 두께로 증착한다. 따라서 본 발명은, 종래 기술의 비정질 실리콘층 질화공정을 생략하는 공정 단순화를 통하여 질화막(33)과 상기 수소화된 C:H:N층(35)으로 이루어진 제1패시베이션층(37)을 형성함으로써 질화막(33)의 핀홀(34)을 감소시키거나 제거할 수가 있다.
여기서, 상기 수소화된 C:H:N층(35)의 증착을 위하여, 플라즈마 화학기상증착법(plasma chemical vapor deposition), 예를 들어 정전용량성(capacitive) 플라즈마 강화 화학기상증착법(plasma enhanced chemical vapor deposition: PECVD), 유도성(inductive) 플라즈마 강화 화학기상증착법(PECVD), 전자 사이클로트론 화학기상증착법(electron cyclotron resonance chemical vapor deposition: ECR CVD) 등을 사용하는 것이 가능하다.
또한, 상기 수소화된 C:H:N층(35)을 비정질 구조로 증착하기 위하여, 상기 수소화된 C:H:N층(35)을 상온 ~ 500℃의 온도에서 적층할 수 있다.
이와 같은 방법으로 증착한 상기 수소화된 C:H:N층(35)은, 증착 조건 및 가스 비율에 따라 다양한 특성을 나타낸다.
이를 좀 더 상세히 언급하면, 증착 조건, 예를 들어 RF 파워(radio frequency power)의 변화에 따른 상기 수소화된 C:H:N층(35)의 광학적 특성, 예를 들어 굴절율은 도 4에 도시된 바와 같이 변화될 수 있다. 도 4에서, RF 파워를 약 80 와트(W) ~ 약 150 와트(W)의 범위에서 변화시킬 경우, 상기 수소화된 C:H:N층(35)의 굴절율은 약 1.6 ~ 약 2.3의 범위에서 변화될 수 있으나, 질소(N2)가 포함되지 않은 수소화된 C:H층인 다이아몬드형 카본(diamond-like carbon: DLC)층의 굴절율이 약 2.3으로 일정하다. 물론, 증착 조건, 예를 들어 RF 파워(radio frequency power), 직류 바이어스(dc bias) 및 질소(N2)의 양을 조절함으로써 상기 수소화된 C:H:N층(35)의 굴절율을 도 4에 도시된 바와 같이 약 1.6 ~ 약 2.3의 범위에서 변화시키는 것도 가능하다.
또한, 약 100㎚ 두께의 질화막으로 이루어진 일반적인 패시베이션층의 핀홀 밀도와, 약 100㎚ 두께의 질화막 및 그 위에 증착된 약 20㎚ 두께의 수소화된 C:H:N층(굴절율이 약 1.7이다)으로 이루어진 본 발명의 패시베이션층의 핀홀 밀도를 측정하기 위하여, 일반적인 패시베이션층과 본 발명의 패시베이션층을 예를 들어 약 70℃의 KOH 용액 내에 약 3시간 동안 담가둠으로써 KOH 용액이 핀홀을 통하여 패시베이션층 아래의 실리콘 기판을 에칭하였고, 그 다음에 핀홀을 광학현미경으로 관찰하였다. 일반적인 패시베이션층의 핀홀이 도 5의 (a)에 도시된 바와 같이 약 100 ~ 약 1000 개/㎠의 밀도로 존재하는데 반하여, 본 발명의 패시베이션층의 핀홀은 도 5의 (b)에 도시된 바와 같이 존재하지 않은 것으로 확인되었다.
따라서 본 발명은, 패시베이션층의 핀홀을 완벽하게 제거할 수가 있으므로 상기한 바와 같은 간단한 공정을 이용하여 수분 침투에 매우 강한 패시베이션층의 형성이 가능하고, 나아가 이러한 패시베이션층의 박막을 커패시터의 유전체층에 적용할 경우, 핀홀로 인한 커패시터의 누설전류를 크게 감소시킬 수도 있다.
더욱이, 본 발명은, 약 100㎚ 두께의 질화막 상에 상기 질화막과 다른 특성을 가진 수소화된 C:H:N층을 증착함으로써 패시베이션층의 원하는 특성을 얻을 수 있다. 이를 좀 더 상세히 언급하면, 도 6의 (a)에 도시된 바와 같이 상기 질화막은, 상기 질화막 상의 물방울이 넓게 형성되어 있으므로 친수성 표면 특성을 나타낸다. 따라서 친수성 표면 특성과 핀홀로 인하여 외부의 수분이 상기 질화막을 쉽게 침투할 수가 있다.
이와 달리, 상기 수소화된 C:H:N층은, 약 20㎚의 얇은 두께임에도 불구하고 도 6의 (b)에 도시된 바와 같이 상기 수소화된 C:H:N층 상의 물방울이 약 90도의 접촉각(contact angle)을 가지며 형성되어 있으므로 소수성 표면 특성을 나타낸다. 따라서 상기 수소화된 C:H:N층은, 핀홀 제거 효과와 더불어 수분 침투 방지의 특성을 가질 수가 있다.
따라서 본 발명은, 이러한 특성을 종합적으로 적용함으로써 패시베이션층의 수분투습도(water vapor transmission rate: WVTR)를 크게 향상시킬 수 있다.
도 3d를 참조하면, 이어서, 질화막(33) 및 수소화된 C:H:N층(35)의 증착방법과 동일한 방법을 이용하여 상기 수소화된 C:H:N층(35) 상에 제2패시베이션층(47)을 추가로 적층할 수 있다. 즉, 상기 수소화된 C:H:N층(35) 상에 질화막(43)과 수소화된 C:H:N층(45)을 순차적으로 증착함으로써 질화막(43)과 수소화된 C:H:N층(45)으로 이루어진 제2패시베이션층(47)을 형성할 수 있다.
그 다음에, 질화막(33) 및 수소화된 C:H:N층(35)을 증착하는 과정을 한 사이클(cycle)로 하고, 이러한 한 사이클을 1회 이상 복수회 실시하여 상기 수소화된 C:H:N층(45) 상에 1층 이상 복수층의 패시베이션층을 더 적층하는 것도 가능하다.
이때, 상기 수소화된 C:H:N층 각각의 두께를 변화시킬 수 있고, 또한 앞서 설명한 바와 같이 상기 수소화된 C:H:N층 각각의 질소량과 수소량을 변화시켜 상기 수소화된 C:H:N층 각각의 굴절율 및/또는 소수성을 변화시킬 수가 있다.
이와 같이 적층된 패시베이션층 각각에 있어서, 질화막과 수소화된 C:H:N층의 두께와 굴절율을 변화시켜 패시베이션층 각각의 두께에 따른 유효 굴절율을 변화시킬 수가 있다. 여기서, 유효 굴절율(n)은, 질화막의 두께와 굴절율을 각각 d1과 n1이라고 하고, 수소화된 C:H:N층의 두께와 굴절율을 각각 d2과 n2이라고 할 경우, 다음의 수학식으로 정의된다.
Figure 112011092971240-pat00001
따라서 질화막의 두께(d1)와 굴절율(n1)을 일정하게 고정하면, 수소화된 C:H:N층의 두께(d2)와 굴절율(n2)을 변화시킴에 따라 패시베이션층 각각의 유효 굴절율을 변화시킬 수가 있고, 이를 단계적으로 변화시켜 패시베이션층의 원하는 굴절율 분포를 얻을 수가 있으므로 패시베이션층의 광학 특성을 개선할 수 있다.
따라서 도 7에 도시된 바와 같이, 굴절율을 수소화된 C:H:N층의 두께 변화에 따라 다양하게 변화시킬 수 있다. 도 7에서, 실선으로 표시된 경우, 마이크로 캐비티(micro-cavity) 구성이 가능하도록 제1두께범위(d11~d12)의 두께에 해당하는 굴절율이 제1두께범위를 벗어난 두께에 해당하는 굴절율보다 높다. 점선으로 표시된 경우, 빛의 추출(extraction)을 최대로 하기 위하여, 두께가 두꺼워짐에 따라 굴절율이 선형으로 감소할 수도 있다.
이후, 최종적인 패시베이션층이 형성되고 나면, 본 발명에 따른 패시베이션층 형성 방법에 따른 과정을 종료한다.
따라서 본 발명은, 패시베이션층의 핀홀을 줄이거나 제거하고, 또한 패시베이션층의 표면을 소수성으로 형성함으로써 패시베이션층을 수분 침투 방지용 코팅막으로서 사용 가능하다. 예를 들면, 이러한 패시베이션층을, 실리콘 기판의 수분 침투 방지막, 유기발광다이오드(OLED)용 기판의 수분 침투 방지막이나 그 일부분, 광학 렌즈 등과 같은 광학 부품 및 유리의 표면 보호막, 또는 수분이나 화학물질에 약한 물질, 예를 들어 은(Ag), 알루미늄(Al) 등으로 형성된 반사막 등의 보호막으로서 사용 가능하다.
또한, 본 발명은, 패시베이션층의 핀홀을 제거함으로써 이러한 패시베이션층을 커패시터의 유전체층으로서 사용할 경우, 커패시터의 누설전류를 감소시킬 수 있으므로 우수한 큐팩터(Q-factor)를 가진 커패시터를 제조할 수 있다. 게다가 이러한 커패시터를 반도체 소자 및 회로의 커패시터로서 사용 가능하다.
또한, 패시베이션층을 복수층으로 적층할 경우, 각각의 수소화된 C:H:N층의 두께와 굴절율을 변화시켜 두께에 따른 유효 굴절율을 변화시킬 수가 있다.
한편, 본 발명은, 바람직한 실시예에 관하여 설명하였지만, 본 발명의 사상을 벗어나지 않은 범위 내에서 본 발명의 다양한 변형이나 변경, 수정이 가능하다.
11: 기판
13: 절연층
15: 금속층
17: 산화막
19: 패시베이션층용 질화막
21: 기판
23: 질화막
24a, 24b: 핀홀
25: 실리콘층
27: 질화막
29: 패시베이션층
31: 기판
33, 43: 질화막
34: 핀홀
35, 45: 수소화된 C:H:N층
37, 47: 패시베이션층

Claims (12)

  1. 기판을 준비하는 단계;
    상기 기판 상에 절연막을 증착하는 단계; 및
    상기 절연막의 핀홀을 감소하거나 제거하기 위하여, 상기 절연막 상에 수소화된 C:H:N층을 증착하는 단계를 포함함으로써 상기 절연막과 상기 수소화된 C:H:N층으로 이루어진 패시베이션층을 형성하는 것을 특징으로 하는 패시베이션층 형성 방법.
  2. 제1항에 있어서, 상기 수소화된 C:H:N층 상에 상기 절연막과 상기 수소화된 C:H:N층을 순차적으로 증착함으로써 상기 절연막과 상기 수소화된 C:H:N층으로 이루어진 패시베이션층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 패시베이션층 형성 방법.
  3. 제2항에 있어서, 상기 절연막과 상기 수소화된 C:H:N층으로 이루어진 패시베이션층을 형성하는 단계를 1회 이상 복수회 진행하는 것을 특징으로 하는 패시베이션층 형성 방법.
  4. 제1항에 있어서, 상기 수소화된 C:H:N층을 1㎚ ~ 10000㎚의 두께로 증착하는 것을 특징으로 하는 패시베이션층 형성 방법.
  5. 제1항에 있어서, 상기 수소화된 C:H:N층을 상온 ~ 500℃의 온도에서 증착하는 것을 특징으로 하는 패시베이션층 형성 방법.
  6. 제1항에 있어서, 상기 수소화된 C:H:N층을 증착하기 위한 RF 파워, 직류 바이어스, 질소량 중 어느 하나 이상의 증착 조건을 변화시켜 상기 수소화된 C:H:N층의 굴절율을 변화시키는 것을 특징으로 하는 패시베이션층 형성 방법.
  7. 제1항에 있어서, 상기 수소화된 C:H:N층의 질소량과 수소량을 변화시켜 상기 수소화된 C:H:N층의 굴절율, 소수성을 변화시키는 것을 특징으로 하는 패시베이션층 형성 방법.
  8. 제2항 또는 제3항에 있어서, 상기 수소화된 C:H:N층 각각의 두께, 굴절율, 소수성을 변화시키는 것을 특징으로 하는 패시베이션층 형성 방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 수소화된 C:H:N층의 두께와 굴절율을 변화시켜 상기 패시베이션층의 굴절율을 변화시키는 것을 특징으로 하는 패시베이션층 형성 방법.
  10. 제9항에 있어서, 상기 수소화된 C:H:N층의 제1두께범위의 두께에 해당하는 굴절율을 제1두께범위를 벗어난 두께에 해당하는 굴절율보다 높게 형성하는 것을 특징으로 하는 패시베이션층 형성 방법.
  11. 제9항에 있어서, 상기 수소화된 C:H:N층의 두께를 증가시킴에 따라 굴절율을 선형으로 감소시키는 것을 특징으로 하는 패시베이션층 형성 방법.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 절연막을 질화막, 산화막, 알루미나막 중 어느 하나로 형성하는 것을 특징으로 하는 패시베이션층 형성 방법.
KR1020110123148A 2011-11-23 2011-11-23 패시베이션층 형성 방법 KR101298034B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110123148A KR101298034B1 (ko) 2011-11-23 2011-11-23 패시베이션층 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110123148A KR101298034B1 (ko) 2011-11-23 2011-11-23 패시베이션층 형성 방법

Publications (2)

Publication Number Publication Date
KR20130057311A KR20130057311A (ko) 2013-05-31
KR101298034B1 true KR101298034B1 (ko) 2013-08-20

Family

ID=48665074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110123148A KR101298034B1 (ko) 2011-11-23 2011-11-23 패시베이션층 형성 방법

Country Status (1)

Country Link
KR (1) KR101298034B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130728A (ja) * 1993-11-05 1995-05-19 Hitachi Ltd 半導体装置
KR19990065388A (ko) * 1998-01-13 1999-08-05 구본준 패시베이션층 형성 방법
KR20060031135A (ko) * 2004-10-07 2006-04-12 한국과학기술연구원 진공 플라즈마 챔버용 코팅막 및 그 제조방법
KR100989123B1 (ko) 2008-10-15 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조 방법 및 그를 이용한 유기전계발광표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130728A (ja) * 1993-11-05 1995-05-19 Hitachi Ltd 半導体装置
KR19990065388A (ko) * 1998-01-13 1999-08-05 구본준 패시베이션층 형성 방법
KR20060031135A (ko) * 2004-10-07 2006-04-12 한국과학기술연구원 진공 플라즈마 챔버용 코팅막 및 그 제조방법
KR100989123B1 (ko) 2008-10-15 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조 방법 및 그를 이용한 유기전계발광표시장치

Also Published As

Publication number Publication date
KR20130057311A (ko) 2013-05-31

Similar Documents

Publication Publication Date Title
TWI503951B (zh) 用於射頻或功率應用的電子裝置及其製造方法
US7989261B2 (en) Fabricating a gallium nitride device with a diamond layer
US10269912B2 (en) Metal gate structure
US20120052680A1 (en) Manufacturing method of semiconductor substrate
TW201350606A (zh) 掺碳氮化矽薄膜及其製造方法與裝置
FR3046290B1 (fr) Methode de realisation d'espaceurs a faible permittivite
US9153480B2 (en) Interconnect structure and fabrication method
CN104377189B (zh) 具有侧壁层和超厚金属层的集成电路及其制造方法
CN102832167B (zh) 金属硬掩膜层制备方法以及半导体制造方法
US9449872B1 (en) Method for forming cobalt barrier layer and metal interconnection process
US9478623B2 (en) Metal gate structure
KR101298034B1 (ko) 패시베이션층 형성 방법
KR101015534B1 (ko) 저유전 상수를 갖는 절연막 및 이를 이용한 에어갭 제조 방법
US20120193646A1 (en) Method of manufacturing an organic light emitting diode by lift-off
US20100310790A1 (en) Method of forming carbon-containing layer
JP2007518263A (ja) 低ｋのｃｖｄ材料の勾配堆積
US8927420B2 (en) Mechanism of forming semiconductor device having support structure
KR19990040443A (ko) 미세한 선폭과 고 종횡비를 갖는 영역에 절연막을 채우는 방법
JP2002158226A (ja) 窒化シリコン固体表面保護膜及びその製造方法とホール素子
US20120032204A1 (en) Method of manufacturing oled-on-silicon
CN106972010A (zh) 一种半导体器件及其制造方法
US6169040B1 (en) Method of manufacturing semiconductor device
KR101204742B1 (ko) 반도체 소자의 제조방법
KR100550346B1 (ko) 반도체 장치와 그의 제조 방법 및 이를 이용한 트랜치소자 분리막의 제조 방법
KR100470195B1 (ko) 반도체 장치의 커패시터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180904

Year of fee payment: 6