KR19990049712A - 반도체 소자의 배선 형성방법 - Google Patents

반도체 소자의 배선 형성방법 Download PDF

Info

Publication number
KR19990049712A
KR19990049712A KR1019970068707A KR19970068707A KR19990049712A KR 19990049712 A KR19990049712 A KR 19990049712A KR 1019970068707 A KR1019970068707 A KR 1019970068707A KR 19970068707 A KR19970068707 A KR 19970068707A KR 19990049712 A KR19990049712 A KR 19990049712A
Authority
KR
South Korea
Prior art keywords
layer
forming
contact hole
imd
wiring
Prior art date
Application number
KR1019970068707A
Other languages
English (en)
Other versions
KR100418920B1 (ko
Inventor
조영아
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019970068707A priority Critical patent/KR100418920B1/ko
Publication of KR19990049712A publication Critical patent/KR19990049712A/ko
Application granted granted Critical
Publication of KR100418920B1 publication Critical patent/KR100418920B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 공정단순화 및 배선의 신뢰성을 향상시키는데 적당한 반도체 소자의 배선 형성방법에 관한 것으로서, 반도체 기판상에 ILD층을 증착하는 단계와, 상기 ILD층상에 일정한 간격을 갖는 복수개의 IMD 패턴층을 형성하는 단계와, 상기 IMD 패턴층 사이의 ILD층을 선택적으로 식각하여 반도체 기판의 표면이 소정부분 노출되도록 데머신 구조를 갖는 콘택홀을 형성하는 단계와, 상기 콘택홀의 내부 및 IMD 패턴층 측면에 베리어 금속층을 형성하는 단계와, 그리고 상기 콘택홀의 내부 및 IMD 패턴층 사이의 베리어 금속층상에 선택 CVD 공정으로 금속배선 및 플러그를 형성하는 단계를 포함하여 형성함을 특징으로 한다.

Description

반도체 소자의 배선 형성방법
본 발명은 반도체 소자에 관한 것으로, 특히 공정 단순화 및 배선의 특성개선에 적당한 반도체 소자의 배선 형성방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 배선 형성방법을 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래의 반도체 소자의 배선 형성방법을 나타낸 공정단면도이다.
먼저, 도 1a에 도시한 바와같이 반도체 기판(11)상에 ILD(Inter Layer Directic)층(12)을 증착하고, 사진석판술 및 식각공정으로 상기 반도체 기판(11)의 표면이 소정부분 노출되도록 상기 ILD층(12)을 선택적으로 식각하여 콘택홀(13)을 형성한다.
도 1b에 도시한 바와같이 상기 콘택홀(13)을 포함한 반도체 기판(11)의 전면에 티타늄/질화 티타늄(Ti/TiN)막으로 이루어진 제 1 베리어 금속(Barrier Metal)층(14)을 증착한 후 RTP(Rapid Thermal Process)처리한다.
이어, 상기 제 1 베리어 금속층(14)상에 텅스텐(W)막(15)을 증착한다.
도 1c에 도시한 바와같이 상기 ILD층(12)을 앤드 포인트(End Point)로하여 CMP(Chemical Mechanical Polishing)공정으로 상기 텅스텐막(15)을 연마하여 상기 콘택홀(13)의 내부에 플러그(15a)를 형성한다.
여기서 상기 텅스텐막(15)의 CMP 공정시 상기 제 1 베리어 금속층(14)은 앤드 포인트로 사용되는 ILD층(12) 보다 식가선택비가 낮아 쉽게 연마된다.
도 1d에 도시한 바와같이 상기 플러그(15a)를 포함한 반도체 기판(11)의 전면에 Ti/TiN막으로 이루어진 제 2 베리어 금속층(16)을 형성한다.
그리고 상기 제 2 베리어 금속층(16)상에 알루미늄막을 증착한 후, 상기 알루미늄막을 사진석판술 및 식각공정에 의해 선택적으로 식각하여 금속배선(17)을 형성한다.
이후 공정은 도면에 도시하지 않았지만 금속배선을 포함한 반도체 기판의 전면에 IMD(Inter Metal Directic)층을 증착하여 표면을 평탄화한다.
그러나 상기와 같은 종래의 반도체 소자의 배선 형성방법에 있어서 다음과 같은 문제점이 있었다.
첫째, 플러그를 형성하기 위한 텅스텐막의 CMP공정시 절연막이 높은 식각선택비를 가져야 하기 때문에 슬러니(Slurry)나 패드(Pad) 선정이 어렵다.
둘째, 텅스텐막의 CMP공정시 하부의 베리어 금속층은 절연막에 대해서 선택비가 낮아 앤드 포인트를 절연막에서 결정하기 때문에 베리어 금속층을 모두 제거한 후, 다시 새로운 베리어 금속층을 증착함으로 공정이 복잡하다.
셋째, 금속배선으로 알루미늄막만을 사용함으로써 일렉트로마이그레인션에 의한 배선의 신뢰성이 저하된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 공정의 단순화 및 배선의 일렉트로마이그레인션 특성을 개선하여 배선의 신뢰성을 향상시키도록 한 반도체 소자의 배선 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래의 반도체 소자의 배선 형성방법을 나타낸 공정단면도
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 배선 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : ILD층
23a : IMD 패턴층 24 : 제 1 포토레지스트
25 : 제 2 포토레지스트 26 : 콘택홀
27 : 베리어 금속층 28 : 금속배선
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 배선 형성방법은 반도체 기판상에 ILD층을 증착하는 단계와, 상기 ILD층상에 일정한 간격을 갖는 복수개의 IMD 패턴층을 형성하는 단계와, 상기 IMD 패턴층 사이의 ILD층을 선택적으로 식각하여 반도체 기판의 표면이 소정부분 노출되도록 데머신 구조를 갖는 콘택홀을 형성하는 단계와, 상기 콘택홀의 내부 및 IMD 패턴층 측면에 베리어 금속층을 형성하는 단계와, 그리고 상기 콘택홀의 내부 및 IMD 패턴층 사이의 베리어 금속층상에 선택 CVD 공정으로 금속배선 및 플러그를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 배선 형성방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 배선 형성방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와같이 반도체 기판(21)상에 ILD층(22)을 증착하고, 상기 ILD층(22)상에 이후 공정에서 형성되는 금속배선의 두께 만큼 IMD층(23)을 증착한다.
이어, 상기 IMD층(23)상에 제 1 포토레지스트(Photo Resist)(24)를 도포한 후, 노광 및 현상공정으로 제 1 포토레지스트(24)를 패터닝(Patterning)하여 금속배선 영역을 디파인(Define)한다.
도 2b에 도시한 바와같이 상기 패터닝된 제 1 포토레지스트(24)를 마스크로 이용하여 상기 IMD층(23)을 선택적으로 식각하여 복수개의 IMD 패턴층(23a)을 형성한다.
이어, 상기 IMD 패턴층(23a)을 포함한 반도체 기판(21)의 전면에 제 2 포토레지스트(25)를 도포한 후, 노광 및 현상공정으로 제 2 포토레지스트(25)를 패터닝한다.
그리고 상기 패터닝된 제 2 포토레지스트(25)를 마스크로 이용하여 상기 반도체 기판(21)의 표면이 소정부분 노출되도록 상기 IMD 패턴층(23a) 사이의 ILD층(22)을 선택적으로 식각하여 콘택홀(26)을 형성한다.
여기서 상기 콘택홀(26)은 데머신(Damascence) 구조를 갖도록 형성한다. 즉, 상기 각 IMD 패턴층(23a) 사이의 간격 보다 좁게 콘택홀(26)을 형성한다.
도 2c에 도시한 바와같이 상기 콘택홀(26)을 포함한 반도체 기판(21)의 전면에 Ti/TiN막으로 이루어진 베리어 금속층(27)을 증착한다.
도 2d에 도시한 바와같이 상기 베리어 금속층(27)을 상기 IMD 패턴층(23a)을 앤트 포인트로하여 CMP 공정을 실시함으로써 상기 콘택홀(26)의 내부 및 IMD 패턴층(23a)의 측면에만 잔류시킨다.
이어, 상기 잔류된 베리어 금속층(27)을 포함한 반도체 기판(21)의 전면에 선택(Slective) CVD 공정으로 상기 베리어 금속층(27)상부에 텅스텐막으로 이루어진 금속배선(28)을 형성한다.
여기서 상기 선택 CVD 공정은 400℃ 이하의 온도와 1 atm이하의 압력에서 실시한다.
이상에서 설명한 바와같이 본 발명에 의한 반도체 소자의 배선 형성방법에 있어서 다음과 같은 효과가 있다.
첫째, 한 번의 베리어 금속층을 증착함으로써 공정을 단순화시킬 수 있다.
둘째, 낮은 압력과 낮은 온도에 의한 선택 CVD 공정을 이용하여 텅스텐막을 증착함으로써 금속배선 및 플러그를 유니폼(Uniform)하게 형성할 수 있다.
셋째, 금속배선의 좌우에 베리어 금속층을 형성함으로써 일렉트로마이그레인션 특성을 개선하여 배선의 신뢰성을 향상시킬 수 있다.

Claims (3)

  1. 반도체 기판상에 ILD층을 증착하는 단계;
    상기 ILD층상에 일정한 간격을 갖는 복수개의 IMD 패턴층을 형성하는 단계;
    상기 IMD 패턴층 사이의 ILD층을 선택적으로 식각하여 반도체 기판의 표면이 소정부분 노출되도록 데머신 구조를 갖는 콘택홀을 형성하는 단계;
    상기 콘택홀의 내부 및 IMD 패턴층 측면에 베리어 금속층을 형성하는 단계;
    상기 콘택홀의 내부 및 IMD 패턴층 사이의 베리어 금속층상에 선택 CVD 공정으로 금속배선 및 플러그를 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 배선 형성방법.
  2. 제 1 항에 있어서,
    상기 금속배선과 IMD 패턴층은 동일한 두께로 형성함을 특징으로 하는 반도체 소자의 배선 형성방법.
  3. 제 1 항에 있어서,
    상기 선택 CVD 공정은 400℃이하의 온도와 1 atm 이하의 압력에서 실시하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
KR1019970068707A 1997-12-15 1997-12-15 반도체소자의배선형성방법 KR100418920B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970068707A KR100418920B1 (ko) 1997-12-15 1997-12-15 반도체소자의배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970068707A KR100418920B1 (ko) 1997-12-15 1997-12-15 반도체소자의배선형성방법

Publications (2)

Publication Number Publication Date
KR19990049712A true KR19990049712A (ko) 1999-07-05
KR100418920B1 KR100418920B1 (ko) 2004-05-20

Family

ID=37323304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970068707A KR100418920B1 (ko) 1997-12-15 1997-12-15 반도체소자의배선형성방법

Country Status (1)

Country Link
KR (1) KR100418920B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100384831B1 (ko) * 1999-08-24 2003-05-22 인터내셔널 비지네스 머신즈 코포레이션 다층 금속 구조물을 제조하는 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007831B1 (ko) * 1993-12-21 1997-05-17 현대전자산업 주식회사 금속선과 콘택 플러그의 동시 형성방법
KR0124638B1 (ko) * 1994-05-02 1997-12-11 문정환 반도체장치의 다층배선 형성방법
KR0179292B1 (ko) * 1996-04-12 1999-04-15 문정환 반도체소자의 다층배선 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100384831B1 (ko) * 1999-08-24 2003-05-22 인터내셔널 비지네스 머신즈 코포레이션 다층 금속 구조물을 제조하는 방법

Also Published As

Publication number Publication date
KR100418920B1 (ko) 2004-05-20

Similar Documents

Publication Publication Date Title
US6420257B2 (en) Process for forming trenches and contacts during the formation of a semiconductor memory device
US5686358A (en) Method for forming a plug in a semiconductor device
KR20000044892A (ko) 반도체 소자의 금속 배선 형성 방법
KR100418920B1 (ko) 반도체소자의배선형성방법
KR100548548B1 (ko) 플러그 형성 후에 층간 절연막을 증착하는 다층 금속배선의 형성 방법
JPH1174174A (ja) 半導体装置の製造方法
KR100578223B1 (ko) 반도체소자의 듀얼대머신 형성방법
KR100349696B1 (ko) 화학적 팽창 공정을 이용한 반도체 소자의 금속배선 형성을 위한 대머신 구조 형성방법
KR100497776B1 (ko) 반도체 소자의 다층배선 구조 제조방법
KR100439477B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR19990062003A (ko) 반도체장치의 다층 금속배선 형성방법
KR100349346B1 (ko) 반도체장치의 배선패턴 형성방법
KR100379530B1 (ko) 반도체 소자의 듀얼 다마신 형성방법
KR100249389B1 (ko) 비아 홀의 형성 방법
KR100198636B1 (ko) 금속 배선 형성 방법
KR100935298B1 (ko) 반도체 소자의 배선 형성방법
KR100393966B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR100252873B1 (ko) 반도체 소자의 다층배선 및 그의 형성방법
KR100198653B1 (ko) 반도체 소자의 금속배선방법
KR100600257B1 (ko) 반도체 소자의 금속배선 형성방법
KR970003718B1 (ko) 금속배선 형성방법
KR100203298B1 (ko) 반도체 소자의 금속배선 형성방법
KR100296132B1 (ko) 대머신 방법을 이용한 반도체 소자의 금속배선 형성 방법
KR100318269B1 (ko) 반도체 소자의 게이트 형성방법
KR100315457B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee