KR100367492B1 - 반도체소자의도전배선제조방법 - Google Patents

반도체소자의도전배선제조방법 Download PDF

Info

Publication number
KR100367492B1
KR100367492B1 KR1019950039695A KR19950039695A KR100367492B1 KR 100367492 B1 KR100367492 B1 KR 100367492B1 KR 1019950039695 A KR1019950039695 A KR 1019950039695A KR 19950039695 A KR19950039695 A KR 19950039695A KR 100367492 B1 KR100367492 B1 KR 100367492B1
Authority
KR
South Korea
Prior art keywords
sccm
film
layer
semiconductor device
oxynitride film
Prior art date
Application number
KR1019950039695A
Other languages
English (en)
Other versions
KR970030334A (ko
Inventor
구자춘
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950039695A priority Critical patent/KR100367492B1/ko
Publication of KR970030334A publication Critical patent/KR970030334A/ko
Application granted granted Critical
Publication of KR100367492B1 publication Critical patent/KR100367492B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 도전배선 제조방법에 관한 것으로서, 피식각 도전층과 감광막의 사이 두께 및 광학 상수 값이 최적화된 옥시나이트라이드막을 반사방지막으로 사용하여 안정된 프로파일을 갖는 미세한 도전패턴을 형성하였으므로, 소자의 고집적화에 유리하며, 도전배선의 단락이나 단선 등의 불량을 방지하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.

Description

반도체소자의 도전배선 제조방법
본 발명은 반도체소자의 도전배선 제조방법에 관한 것으로서, 특히 반사방지막으로 광학상수(refractive index) 값이 적은 실리콘 옥시나이트라이드(siliconoxynitride)막을 사용하여 제조 공정이 간단하고, 소자의 고집적화에 유리하며, 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 도전배선 제조방법에 관한 것이다.
최근 반도체 소자의 고집적화 추세는 미세 패턴 형성기술의 발전에 큰 영향을 받고 있으며, 사진 현상 공정에 의해 형성되는 감광막 패턴은 반도체 소자의 제조 공정 중에서 식각 또는 이온 주입 공정 등의 마스크로 매우 폭 넓게 사용되고 있다.
종래 반도체소자의 미세패턴 제조방법을 살펴보면 다음과 같다.
먼저, 미세패턴이 되는 피식각 도전층이 형성되어 있는 반도체 웨이퍼 상에 감광제와 수지(resin) 등이 용제인 솔밴트에 일정 비율로 용해되어 있는 감광액을 균일하게 도포하고, 감광막을 선택적으로 노광한 후, 상기 감광막을 알카리성 현상액으로 처리하여 상기 감광막을 선택적으로 제거하여 감광막패턴을 형성하고, 상기 감광막패턴을 마스크로 도전층을 식각하여 미세패턴을 형성한다.
상기와 같은 종래 도전배선 미세패턴은 배선의 폭 및 배선간 간격 즉 라인/스페이스가 상기 감광막패턴에 의해 조절된다.
따라서 감광막패턴의 미세 패턴화, 공정 진행의 안정성, 공정 완료 후의 깨끗한 제거 그리고 잘못 형성된 감광막 패턴을 제거하고 다시 형성하는 재작업의 용이성 등이 필요하게 되었다.
일반적인 감광막패턴 형성 기술은 노광 장치의 정밀도, 광의 파장 등과 같은 많은 제약 요인에 의해 어느 정도 이하의 미세 패턴을 형성할 수 없다.
예를 들어, 사용되는 광파장이 각각 436,365 및 248nm인 G-라인, i-라인 및 엑시머 레이저를 광원으로 사용하는 축소 노광 장치의 공정 분해능은 약 0.7㎛, 0.5㎛, 0.3㎛ 정도 크기의 라인/스페이스를 형성하는 정도가 한계이며, 콘택홀의 경우에는 이 보다 더 크게 형성된다.
또한 상기와 같이 축소노광 장치의 광분해능 한계치 이하의 미세패턴을 형성하기 위하여 노광장치의 광파장을 짧게 하여 X-선이나 전자빔을 광원으로 사용하거나, 렌즈 구경 및 장비의 정밀도를 증가시키고, 노광마스크(photo mask)로 위상반전 마스크(phase shift mask)를 사용하기도 한다.
또한 공정상의 개발로는 삼층 레지스트 방법을 사용하여 i 라인 노광 기술로 0.3㎛의 라인/스페이스를 구현하는데, 이 방법은 공정이 복잡하고, 공정시간이 길어지며, 공정 중 파티클 조절이 어렵다.
따라서 종래 기술에 따른 도전배선 제조방법은 게이트전극 형성을 예로 들면, 제 1 도에 도시되어있는 바와 같이, 소자분리 산화막(도시되지 않음)과 게이트산화막이 형성되어있는 반도체기판(1) 상에 형성되어 있는 게이트전극용 다결정실리콘층을 단일 레지스트 패턴을 사용하여 식각할 경우, 0.5㎛ 이상의 폭을 갖는 불규칙한 게이트전극(9)이 형성된다.
따라서, 종래 기술에 따른 반도체소자의 도전배선 제조방법은 나칭(notching)에 의해 도전배선이 불규칙하게 형성되어 소자의 고집적화가 어렵고, 배선에 단락이나 단선 등의 불량이 발생하여 공정수율 및 소자 동작의 신뢰성이 떨어지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로써, 본 발명의 목적은 도전층 상에 적합한 광학 상수 값을 갖는 반사방지막을 옥시나이트라이드막으로 형성하여 나칭 방지는 물론 감광막패턴의 프로파일을 수직하게 형성하고, 라인/스페이스도 감소시켜 소자의 고집적화에 유리하며, 도전배선의 단선 및 단락 등의 불량 발생을 방지하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 도전배선 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 도전배선 제조방법은,
피식각층인 도전층 상부에 반사방지막으로 사용되는 옥시나이트라이드막을 형성하되, 상기 옥시나이트라이드막은 N2O 50∼500sccm, N21000∼5000sccm 및 SiH4100∼500sccm의 혼합가스를 이용하고, 50∼1000W의 주전력과, 0∼1000W의 기판 바이어스용 저주파 전력을 인가하고, 1mTorr∼10Torr의 가스압력 및 300∼500℃의 기판 온도를 갖는 조건에 의해 실시되는 PECVD방법으로 실수(n)가 1.6∼2.2이고, 허수(k)가 0∼1.0인 광학 상수값을 갖도록 형성되는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체소자의 도전배선 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.
제 2A 도 내지 제 2C 도는 본 발명에 따른 반도체소자의 도전배선 제조 공정도로서, 기판의 프로파일 변화에 제일 먼저 영향을 받는 게이트전극 형성의 예이다.
먼저, 반도체기판(1)의 소자분리영역으로 예정된 부분 상에 소자분리 산화막(2)을 형성하고, 나머지 부분에 게이트 산화막(3)을 형성한 후, 상기 구조의 전 표면에 700℃ 정도의 온도에서 다결정실리콘층(4)을 형성한다.
그 다음 상기 다결정실리콘층(4) 상에 반사방지막인 옥시나이트라이드막(5)을 플라즈마 유도 화학기상증착(plasma enhanced chemical vapor deposition; 이하 PECVD) 방법으로 형성한다.
이때, 상기 옥시나이트라이드막(5)은 그 조성비에 따라 광학 상수값(굴절율)이 변화되는 점을 이용하여 PECVD 장비의 실험변수, 예를 들어 반응 기체 혼합비, 플라즈마 발생전원 전력, 기판 바이어스 전압, 기판온도 및 기판 거리 등을 조절하여 박막내의 Si, H, O, N의 조성을 변화시켜 최적의 광학 상수값 및 두께를 얻는다.
여기서 반응기체로는 SiH4, N2O, N2및 NH3가스를 혼합하여 사용하며, 박막내의 O와 N 량의 조절은 SiH4의 유량을 고정시켰을 때 혼합기체 내의 산소 포함기체와 질소 포함기체의 유량을 조절하여 가능하다.
따라서 각 조건들을 예를 들어 살펴보면, 산소 포함기체인 N2O를 50∼500sccm, 질소 포함기체 N2는 1000∼5000sccm, NH3는 0∼500sccm, 실리콘 포함기체 SiH4는 100∼500sccm으로 조절하고, 일측 전극에 인가되는 주전원은 주파수 13.56MHz, 50∼1000W, 박막의 밀도나 조성 변화를 위하여 인가되는 기판 바이어스용 저주파 전력은 주파수 수백kHz, 0∼1000W 범위에서 인가되며, 가스는 1mTorr∼10Torr에서 기판온도 300∼500℃에서 증착시킨다.
상기와 같은 조건에 의해 형성된 옥시나이트라이드막(5)의 248nm에서의 굴절율(Ri)의 실수(n)는 1.6∼2.2, 허수(k)는 0∼1.0이다.
또한, 일반적인 질화성 박막 형성 시에는 질소 포함가스로서 NH3가스를 사용하는데, 본 발명에서는 분위기 기체인 N2를 1000sccm 이상의 다량으로 혼입하여 옥시나이트라이드막(5)의 질소원으로 사용하면, 한편으로는 두께 균일도를 향상시켜 100∼3000Å 정도의 두께로 형성하면, 최적의 감광막패턴을 형성할 수 있다.
그 후, 상기 광학 상수 값이 최적화된 옥시나이트라이드막(5) 상에 소정 두께, 예를 들어 0.2∼1.5㎛ 정도 두께의 게이트전극 패턴닝용 감광막(6)을 도포한다. (제 2A 도 참조)
다음, 게이트전극 마스크를 이용한 노광 및 현상 공정을 실시하여 게이트전극으로 예정되는 부분을 보호하는 감광막패턴(7)을 형성한다. 이때, 상기 감광막패턴(7)은 최적화된 옥시나이트라이드막(5)에 의해 난반사 등이 방지되어 수직한 프로파일을 갖는 0.3㎛ 이하의 라인/스페이스를 형성할 수 있다. (제 2B 도 참조).
그 다음, 상기 감광막패턴(7)을 식각마스크로 상기 옥시나이트라이드막(5)과 다결정실리콘층(4)을 순차적으로 건식식각하여 0.3㎛ 이하의 라인/스페이스를 갖는 게이트전극(9)을 형성하고, 상기 감광막패턴(7)을 제거한다.(제 2C 도 참조).
본 발명의 실시예로서, 제 3 도에 도시되어있는 경우는 산화막에 가까운 박막으로 형성된 옥시나이트라이드막이 적층된 게이트전극(9)의 예로서, 상기 옥시나이트라이드막(5)을 N2O를 300∼350sccm, N2는 1500∼2000sccm, 실리콘 포함기체 SiH4는 100∼150sccm으로 조절하고, 고주파전력을 300∼400W, 압력 2Torr∼8Torr, 기판온도 300∼500℃의 조건에서 200∼400Å 정도 두께로 산화막에 가까운 박막으로 형성하면, 감광막패턴(도시되지 않음)이 불규칙하게 형성되어 후속식각 공정을 거친 다결정실리콘층패턴으로 된 도전 배선(10)은 나칭으로 인하여 단선되거나, 단락된다.
본 발명의 다른 실시예로서, 제 4 도에 도시되어있는 경우는 옥시나이트라이드막(도시되지 않음)을 질화막에 가까운 박막으로 형성하기 위하여 N2O를 0∼1000sccm, N2는 100∼5000sccm, 실리콘 포함기체 SiH4는 10∼500sccm으로 조절하고, 고주파전력을 0∼1000W, 압력 10-3Torr∼100Torr, 기판온도 300∼500℃의 조건에서 50∼1000Å 정도 두께로 질화막에 가깝게 형성하면, 감광막패턴의 프로파일이 모서리 부분이 수직하고 균일하게 형성되어 다결정실리콘층패턴으로 된 도전배선(10)이 0.3㎛ 이하의 라인/스페이스로 양호하게 형성된다.
상기에서는 게이트전극 형성을 위한 반사방지막을 예로 들었으나, 게이트전극이 아닌 텅스텐 실리사이드배선이나, 티타늄 실리사이드 배선, 알루미늄 합금 배선등의 고반사율 도전배선의 경우에도 두께 및 광학 상수 값이 최적화된 옥시나이트라이드막을 감광막과 피식각 도전층의 사이에 형성하여 반사방지막으로 사용하는본 발명의 사상을 적용할 수 있음은 물론이다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 도전배선 제조방법은 피식각 도전층과 감광막의 사이 두께 및 광학 상수 값이 최적화된 옥시나이트라이드막을 반사방지막으로 사용하여 나칭 현상이 없는 안정된 프로파일을 갖는 미세한 도전패턴을 형성하였으므로, 소자의 고집적화에 유리하며, 도전배선의 단락이나 단선 등의 불량을 방지하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 이점이 있다.
제 1 도는 종래 기술에 따라 형성된 반도체소자 도전배선의 평면도.
제 2A 도 내지 제 2C 도는 본 발명에 따른 반도체소자의 도전배선 제조 공정도.
제 3 도는 본 발명의 일실시예에 따른 반도체소자 도전배선의 평면도.
제 4 도는 본 발명의 다른 실시예에 따른 반도체소자 도전배선의 평면도.
< 도면의 주요부분에 대한 부호의 설명 >
1 : 반도체기판 2 : 소자분리 산화막
3 : 게이트산화막 4 : 다결정실리콘층
5 : 옥시나이트라이드막 6 : 감광막
7 : 감광막패턴 8 : 옥시나이트라인드막패턴
9 : 게이트전극 10 : 도전배선

Claims (5)

  1. 피식각층인 도전층 상부에 반사방지막으로 사용되는 옥시나이트라이드막을 형성하되, 상기 옥시나이트라이드막은 N2O 50∼500sccm, N21000∼5000sccm 및 SiH4100∼500sccm의 혼합가스를 이용하고, 50∼1000W의 주전력과, 0∼1000W의 기판 바이어스용 저주파 전력을 인가하고, 1mTorr∼10Torr의 가스압력 및 300∼500℃의 기판 온도를 갖는 조건에 의해 실시되는 PECVD방법으로 실수(n)가 1.6∼2.2이고, 허수(k)가 0∼1.0인 광학 상수값을 갖도록 형성되는 것을 특징으로 하는 반도체소자의 도전배선 제조방법.
  2. 제 1 항에 있어서,
    상기 옥시나이트라이드막은 100∼3000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 도전배선 제조방법.
  3. 피식각층인 도전층 상부에 반사방지막으로 사용되는 옥시나이트라이드막을 형성하되, 상기 옥시나이트라이드막은 N2O 0∼1000sccm, N2100∼5000sccm 및 SiH410∼500sccm의 혼합가스를 이용하고, 0∼1000W의 고주파전력과 10-3∼100Torr의 가스 압력 및 300∼500℃의 기판 온도를 갖는 조건에 의해 실시되는 PECVD방법으로 질화막에 가까운 박막으로 형성되는 것을 특징으로 하는 반도체소자의 도전배선 제조방법.
  4. 제 3 항에 있어서,
    상기 옥시나이트라이드막은 50∼1000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 도전배선 제조방법.
  5. 제 1 항에 있어서,
    상기 도전층은 다결정실리콘층, 텅스텐 실리사이드, 티타늄 실리사이드 및 알루미늄 합금으로 이루어지는 군에서 임의로 선택되는 하나의 도전 물질로 형성되는 것을 특징으로 하는 반도체소자의 도전배선 제조방법.
KR1019950039695A 1995-11-03 1995-11-03 반도체소자의도전배선제조방법 KR100367492B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950039695A KR100367492B1 (ko) 1995-11-03 1995-11-03 반도체소자의도전배선제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039695A KR100367492B1 (ko) 1995-11-03 1995-11-03 반도체소자의도전배선제조방법

Publications (2)

Publication Number Publication Date
KR970030334A KR970030334A (ko) 1997-06-26
KR100367492B1 true KR100367492B1 (ko) 2003-02-26

Family

ID=37491152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039695A KR100367492B1 (ko) 1995-11-03 1995-11-03 반도체소자의도전배선제조방법

Country Status (1)

Country Link
KR (1) KR100367492B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201990A (ja) * 1993-12-28 1995-08-04 Sony Corp パターン形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201990A (ja) * 1993-12-28 1995-08-04 Sony Corp パターン形成方法

Also Published As

Publication number Publication date
KR970030334A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
US6340628B1 (en) Method to deposit SiOCH films with dielectric constant below 3.0
US5369061A (en) Method of producing semiconductor device using a hydrogen-enriched layer
KR100260589B1 (ko) 에칭방법
JP4420592B2 (ja) 半導体素子の微細パターン形成方法
KR20060129412A (ko) 다양한 에칭 및 리소 집적 설계를 위한 비결정형탄소(ａｐｆ)의 사용 기술
US8293460B2 (en) Double exposure patterning with carbonaceous hardmask
JP4776747B2 (ja) 半導体素子のコンタクト形成方法
KR20010015338A (ko) 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US7052988B1 (en) Applications and methods of making nitrogen-free anti-reflective layers for semiconductor processing
US6093973A (en) Hard mask for metal patterning
KR20090080499A (ko) 기판 처리 방법
US6365320B1 (en) Process for forming anti-reflective film for semiconductor fabrication using extremely short wavelength deep ultraviolet photolithography
US6136723A (en) Dry etching process and a fabrication process of a semiconductor device using such a dry etching process
US8049335B2 (en) System and method for plasma induced modification and improvement of critical dimension uniformity
US20030077887A1 (en) Method for forming a blocking layer
KR20030031599A (ko) 반도체장치의 제조방법
US20020142486A1 (en) Method of fabricating semiconductor device
JPH1197414A (ja) 酸化シリコン系絶縁膜のプラズマエッチング方法
US6171764B1 (en) Method for reducing intensity of reflected rays encountered during process of photolithography
US7109101B1 (en) Capping layer for reducing amorphous carbon contamination of photoresist in semiconductor device manufacture; and process for making same
KR101152367B1 (ko) 저온 및 감소된 증착 속도로 ｔｅｏｓ 캡 층을 형성하는방법
KR100367492B1 (ko) 반도체소자의도전배선제조방법
US6686296B1 (en) Nitrogen-based highly polymerizing plasma process for etching of organic materials in semiconductor manufacturing
US6903007B1 (en) Process for forming bottom anti-reflection coating for semiconductor fabrication photolithography which inhibits photoresist footing
US7887875B2 (en) Method to reduce photoresist poisoning

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee