KR100291637B1 - 층간절연막평탄화방법 - Google Patents

Abstract

집적 회로에서의 배선을 다층화 하여 기판 내에 배치된 각 소자간의 조합에 자유도를 주어, 고밀도의 반도체 소자를 제조할 경우 각 금속배선의 층간 절연막을 평탄화 하는 방법에 관한 것으로, 폴리 실리콘과 금속막 또는 금속막과 금속막을 절연하기 위한 유전막을 증착한 다음, 상기 유전막 상부에 포토 레지스터를 도포한다. 그리고, 노광 현상하여 금속배선이 밀집된 지역의 포토 레지스터를 제거하고, 남은 포토 레지스터를 플로잉하여 노광 현상된 경계 영역을 완만하게 하여 금속배선 밀도에 따른 상기 유전막의 단차를 보상한다. 그리고, 전면 식각하여 남은 포토 레지스터를 제거한 다음 평탄화 공정을 함으로써 금속배선이 밀집된 지역과 그렇지 않은 지역간의 단차가 거의 없는 아주 우수한 정도의 평탄화를 이룰 수 있어 후속 콘택트 홀(스루 홀 또는 VIA 홀) 패턴 형성을 위한 마스크 공정의 마진을 향상시킬 수 있을 뿐만 아니라 그에 따라 소자의 수율 향상 및 신뢰성을 향상시킬 수 있다.

Description

층간 절연막 평탄화 방법

본 발명은 반도체 소자 제조 공정에 관한 것으로, 더욱 상세하게는 집적 회로에서의 배선을 다층화 하여 기판 내에 배치된 각 소자간의 조합에 자유도를 주어, 고밀도의 반도체 소자를 제조할 경우 각 금속 배선의 층간 절연막을 평탄화 하는 방법에 관한 것이다.

일반적인 반도체 소자의 제조 공정에서 실리콘 기판 상에 1층만의 배선에서는 배선 패턴 설계상의 자유도가 작아, 실질적인 배선이 길어짐으로써 기판 내 소자의 레이아웃에도 큰 제약이 가해진다. 이것에 반해서 금속 배선을 다층화 하면 아주 효율이 높은 설계가 가능하다. 즉, 칩 위에 배선을 통과시키는 스페이스를 고려하지 않고 각 소자가 레이 아웃되기 때문에 집적도 및 밀도가 향상되어 칩 사이즈가 축소된다. 그리고, 배선의 자유도가 증가하고, 패턴 설계가 용이해짐과 함께 배선 저항이나 전류 용량 등의 설정을 여유를 가지고 할 수 있게 된다.

이러한 금속 배선의 다층화에서는 폴리 실리콘과 금속막 또는 금속막과 금속막간의 절연을 위한 층간 절연막 표면의 요곡이 현저해지기 때문에 표면에서의 배선의 오픈이나 쇼트 등이 발생하게 되는 데, 층간 절연막의 표면을 평탄화 함으로써 이를 방지할 수 있다.

그러면, 첨부된 도 2a ∼ 도 2e를 참조하여 종래의 일반적인 층간 절연막 평탄화 방법을 그 공정 순서에 따라 설명하면 다음과 같다.

먼저, 도 2a에서와 같이 하부 층간 절연막과 같은 하부 박막(1) 상에 전자선 증착법 또는 스퍼터링 방법에 의해 금속막을 증착한 다음, 포토리소그래피(photolithography) 공정에 의해 금속배선 패턴(2)을 형성한다. 그리고, 약 400℃의 낮은 온도에서 상압 화학 기상 증착법(APCVD : atmospheric pressure chemical vapor deposition)으로 도 2b에서와 같이 약 5wt(%) 인이 함유된 제 1유전막(3)을 증착시킨다.

그 다음, 각 금속배선 패턴(2) 사이의 갭(gap)에 의해 이후 공정인 제 2유전막 증착시 발생되는 요곡을 최소화하기 위하여 SOG(spin on glass)에 의해 유기 용제로 녹인 유리를 회전 도포하고, 열처리하여 도 2c에서와 같이 각 금속배선 패턴(2) 사이의 갭에 절연막(4)을 형성한다.

이후, 약 400℃의 낮은 온도에서 상압 화학 기상 증착법으로 도 2d에서와 같이 약 5wt(%) 인이 함유된 제 2유전막(5)을 10000Å ∼ 15000Å 이상 두껍게 증착하고, CMP(chemical mechanical polishing) 공정에 의해 도 2e에서와 같이 제 2유전막(5)을 평탄화 함으로써 층간 절연막을 완성한다.

이와 같은 종래의 층간 절연막 평탄화 방법에서는 금속배선이 밀집된 지역이 그렇지 않은 지역보다 최종적으로 높은 단차를 유지하게 되고, 이렇게 될 경우, 후속 콘택트 홀(스루 홀 또는 VIA 홀) 형성을 위한 패턴 형성시 마스크 공정의 해상 한계와 초점 여유도를 위한 마진의 감소 요인으로 작용하여 결국 소자의 수율 및 신뢰성을 떨어뜨리는 요인이 된다.

또한, 금속배선이 밀집된 지역과 그렇지 않은 지역간의 높은 단차가 심할 경우 금속배선의 오픈 또는 쇼트가 발생되어 소자의 수율 및 신뢰성을 떨어뜨리게 된다.

본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 층간 절연막의 금속배선 밀집 지역과 그렇지 않은 지역간의 단차를 최소화하여 콘택트 홀(스루 홀 또는 VIA 홀) 패턴 형성을 위한 마스크 공정의 마진을 향상시키는 데 있다.

도 1a ∼ 도 1i는 본 발명의 일 실시예에 따른 층간 절연막 평탄화 방법을 개략적으로 도시한 공정 순서도이고,

도 2a ∼ 도 2e는 종래의 일반적인 층간 절연막 평탄화 방법을 개략적으로 도시한 공정 순서도이다.

상기와 같은 목적을 달성하기 위하여, 본 발명은 폴리 실리콘과 금속막 또는 금속막과 금속막을 절연하기 위한 유전막을 증착한 다음, 금속배선 밀도에 따른 상기 유전막의 단차를 보상하기 위하여 금속배선이 밀집되지 않은 지역에 포토 레지스터를 형성하고 플로잉한 다음, 상기 유전막과 포토 레지스터를 전면 식각하여 포토 레지스터를 제거한 후, CMP 공정에 의해 유전막을 평탄화 하는 것을 특징으로 한다.

상기에서 포토 레지스터 도포에서 소프트 베이크 온도는 후속 플로잉 공정의 효율 향상을 위해 약 90℃ ∼ 110℃ 정도로 하는 것이 이상적이며, PEB 온도는 상기 소프트 베이크 온도와 유사하게 하거나 소프트 베이크 온도보다 5℃ ∼ 10℃ 정도 높게 하는 것이 이상적이다.

상기에서 포토 레지스터의 플로잉 온도는 약 120℃ ∼ 300℃ 정도, 정확하게는 약 150℃ ~ 200℃ 정도로 하는 것이 이상적이다.

상기 전면 식각에서 그 식각 선택비는 상기 포토 레지스터와 유전막이 같거나 유사하게 하는 것이 이상적이며, 그 식각되는 두께를 약 3000Å ∼ 6000Å 정도로 하는 것이 이상적이다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명하면 다음과 같다.

도 1a ∼ 도 1i는 본 발명의 일 실시예인 층간 절연막 평탄화 방법을 공정 순서에 따라 도시한 단면도로, 먼저, 도 1a에서와 같이 하부 층간 절연막과 같은 하부 박막(11) 상에 전자선 증착법 또는 스퍼터링 방법에 의해 금속막을 증착한 다음, 포토리소그래피(photolithography) 공정에 의해 금속배선 패턴(12)을 형성한다. 그리고, 약 400℃의 낮은 온도에서 상압 화학 기상 증착법(APCVD : atmospheric pressure chemical vapor deposition)으로 도 1b에서와 같이 약 5wt(%) 인이 함유된 제 1유전막(13)을 증착시킨다.

그 다음, 각 금속배선 패턴(12) 사이의 갭(gap)에 의해 이후 공정인 제 2유전막 증착시 발생되는 요곡을 최소화하기 위하여 SOG(spin on glass)에 의해 유기 용제로 녹인 유리를 회전 도포하고, 열처리하여 도 1c에서와 같이 각 금속배선 패턴(12) 사이의 갭에 절연막(14)을 형성한다. 이후, 약 400℃의 낮은 온도에서 상압 화학 기상 증착법으로 도 1d에서와 같이 약 5wt(%) 인이 함유된 제 2유전막(15)을 10000Å ∼ 15000Å 이상 두껍게 증착한다.

그 다음, 도 1e에서와 같이 제 2유전막(15) 상에 포토 레지스터(16)를 약 3000Å ∼ 6000Å 정도로 얇게 도포한다. 이때, 포토 레지스터(16)의 두께는 기 형성된 금속배선(12)의 두께와 유사할 때가 가장 이상적이다. 이후, 도포된 포토 레지스터(16)중에서 솔벤트와 같은 유기 용제를 휘발시키기 위해 핫 플레이트 방식이나 가열 질소 방식 등으로 소프트 베이크(soft bake)한다. 이때, 소프트 베이크 온도는 후속 플로(flow) 공정의 효율을 높이기 위하여 온도를 90℃ ∼ 110℃ 정도로 비교적 낮게 한다. 이후, 스탠딩 웨이브(standing wave : 정재파)에 의해 발생되는 주름을 방지하기 위하여 PEB(post exposure bake)한다. 이때, PEB 온도 또한 후속 플로 공정의 효율을 높이기 위하여 소프트 베이크 온도와 유사하게 하거나, 소프트 베이크 온도보다 5℃ ∼ 10℃ 정도 높게 한다. 또한, PEB 공정은 경우에 따라 생략할 수도 있다.

그 다음, 금속배선(12)이 밀집되어 있는 부분만을 제거하기 위하여 설계 및 제작된 레티클(reticle)을 사용하여 도포된 포토 레지스터(16)를 노광 현상하여 도 1f에서와 같이 금속배선(12)이 밀집되지 않은 부분의 포토 레지스터(16)만 남게 한다. 이후, 약 120℃ ∼ 300℃ 정도의 온도, 좀더 정확하게는 약 150℃ ~ 200℃ 정도의 온도로 남은 포토 레지스터(16)를 플로잉(flowing)시켜 도 1g에서와 같이 노광 현상된 경계 부분이 완만한 경사를 이루게 한다. 이때, 남은 포토 레지스터(16)의 플로잉은 핫 플레이트(hot plate) 방식, 오븐(oven) 방식, 마이크로웨이브(microwave) 가열 방식, 자외선 가열 방식 등을 사용한다.

그리고, 제 2유전막(15)이 플로잉되는 온도는 약 900℃ ∼ 1000℃ 이므로 120℃ ∼ 300℃의 온도에서 제 2유전막(15)은 플로잉되지 않는다.

그 다음, 도 1h에서와 같이 전면 식각(blanket etch)의 방법으로 제 2유전막(15)과 남은 포토 레지스터(16)를 약 3000Å ∼ 6000Å 정도로 식각하여 남은 포토 레지스터(16)를 제거한 다음, CMP 공정에 의해 제 2유전막(15)을 평탄화 함으로써 도 1i에서와 같이 층간 절연막을 완성한다. 이때, 식각 선택비는 제 2유전막(15)과 포토 레지스터(16)가 같거나 유사한 조건일 때가 가장 이상적이다.

이와 같이 본 발명은 폴리 실리콘과 금속막 또는 금속막과 금속막의 절연을 위한 유전막 증착 후 금속배선의 밀집 정도에 따른 단차를 포토 레지스터로 보상한 다음 평탄화 공정을 함으로써 금속배선이 밀집된 지역과 그렇지 않은 지역간의 단차가 거의 없는 아주 우수한 정도의 평탄화를 이룰 수 있어 후속 콘택트 홀(스루 홀 또는 VIA 홀) 패턴 형성을 위한 마스크 공정의 마진을 향상시킬 수 있을 뿐만 아니라 그에 따라 소자의 수율 향상 및 신뢰성을 향상시킬 수 있다.

Claims (12)

1. 하부 박막 상에 금속막을 증착한 다음, 포토리소그래피 공정에 의해 금속배선 패턴을 형성하는 단계와;

   상기 금속배선 패턴이 형성된 하부 박막 상에 제 1유전막을 증착하는 단계와;

   상기 금속배선 패턴 사이의 갭에 SOG에 의해 절연막을 형성하는 단계와;

   상기 절연막 형성 후 상기 하부 박막 전면에 제 2유전막을 두껍게 증착하는 단계와;

   상기 제 2유전막 상부에 포토 레지스터를 도포하는 단계와;

   상기 포토 레지스터를 노광 현상하여 금속배선이 밀집된 지역의 포토 레지스터를 제거하는 단계와;

   상기 남은 포토 레지스터를 플로 시키는 단계와;

   전면 식각하여 상기 남은 포토 레지스터를 제거하는 단계와;

   상기 포토 레지스터가 제거된 제 2유전막을 평탄화 하는 단계로 이루어지는 것을 특징으로 하는 층간 절연막 평탄화 방법.
2. 청구항 1 에 있어서, 상기 포토 레지스터 도포 단계에서 포토 레지스터의 도포 두께는 3000Å ∼ 6000Å 정도로 하는 것을 특징으로 하는 층간 절연막 평탄화 방법.
3. 청구항 2 에 있어서, 상기 포토 레지스터 도포 두께는 기 형성된 금속배선의 두께와 유사한 두께로 하는 것을 특징으로 하는 층간 절연막 평탄화 방법.
4. 청구항 1 또는 2, 3 에 있어서, 상기 포토 레지스터 도포 단계에서 소프트 베이크 온도는 90℃ ∼ 110℃ 정도로 하는 것을 특징으로 하는 층간 절연막 평탄화 방법.
5. 청구항 1 또는 2, 3 에 있어서, 상기 포토 레지스터 단계에서 PEB 온도는 상기 소프트 베이크 온도와 유사하게 하는 것을 특징으로 하는 층간 절연막 평탄화 방법.
6. 청구항 5 에 있어서, 상기 PEB 온도는 소프트 베이크 온도보다 5℃ ∼ 10℃ 정도 높게 하는 것을 특징으로 하는 층간 절연막 평탄화 방법.
7. 청구항 1 에 있어서, 상기 포토 레지스터 플로 단계에서 플로잉은 핫 플레이트 방식, 오븐 방식, 마이크로웨이브 가열 방식, 자외선 가열 방식 중 하나를 선택적으로 사용하는 것을 특징으로 하는 층간 절연막 평탄화 방법.
8. 청구항 1 또는 7 에 있어서, 상기 포토 레지스터 플로 단계에서 플로잉 온도는 120℃ ∼ 300℃ 정도로 하는 것을 특징으로 하는 층간 절연막 평탄화 방법.
9. 청구항 8 에 있어서, 상기 플로잉 온도는 150℃ ~ 200℃ 정도로 하는 것을 특징으로 하는 층간 절연막 평탄화 방법.
10. 청구항 1 에 있어서, 상기 전면 식각 단계에서 식각 선택비를 상기 포토 레지스터와 제 2유전막이 같거나 유사하게 하는 특징으로 하는 층간 절연막 평탄화 방법.
11. 청구항 1 또는 10 에 있어서, 상기 전면 식각 단계에서 그 식각되는 두께를 3000Å ∼ 6000Å 정도로 하는 것을 특징으로 하는 층간 절연막 평탄화 방법.
12. 청구항 11 에 있어서, 상기 식각 두께는 상기 포토 레지스터의 도포 두께와 동일하게 하는 것을 특징으로 하는 층간 절연막 평탄화 방법.