JP2014042078A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】表面がＴｉＮ膜であるバリアメタルが露出した部分の耐湿性を向上すると共に、パッシベーション膜を一層としても、クラックに起因する不良を無くし、また、アルミニウム合金中のＳｉノジュールの成長に起因する不良増加を抑えることのできる積層金属電極配線を有する半導体装置およびその製造方法を提供すること。
【解決手段】半導体基板上に所要の配線パターンで形成される金属電極配線膜として、下地のバリアメタル膜とその上に積層されるアルミニウムまたはアルミニウム合金膜２を有し、さらに、前記アルミニウムまたはアルミニウム合金膜２上に被覆される有機系パッシベーション膜７を備える半導体装置において、前記バリアメタル膜が、窒化チタン膜４と、その上に積層された最表面のチタン膜９を含み、前記バリアメタル膜が前記アルミニウムまたはアルミニウム合金膜２から延在し、該延在したバリアメタル膜の最表面のチタン膜９を前記有機系パッシベーション膜７が被着している半導体装置とする。
【選択図】 図２

Description

本発明は、半導体集積回路装置などの半導体装置の半導体基板上に所要の配線パターンで形成される金属電極配線膜として、下地のバリアメタル膜とその上に積層されるアルミニウムまたはアルミニウム合金膜を有し、さらに、パッシベーション膜が被覆される積層電極膜構造を有する半導体装置およびその製造方法に関する。

前述の従来の積層電極膜構造を有する半導体装置の製造方法について、特には、発明に係わる積層電極構造部分の製造方法に絞って説明する。従来の積層電極構造は前記バリアメタル膜としてＴｉ膜／ＴｉＮ膜を備え、その上にＡｌ−Ｓｉ合金膜が積層される金属電極配線膜を有し、有機系パッシベーション膜としてポリイミド膜を形成した積層膜構造を有している。この積層電極構造を製造するプロセスフローを図３、図４の断面図に示す。以下、従来の積層電極膜構造の製造プロセスフローについて、図３、４を参照して詳細に説明する。以下の説明では、チタンをＴｉ、窒化チタンをＴｉＮ、アルミニウムをＡｌ、シリコンをＳｉと略記することもある。

図３（ａ）に示すように、図示されない半導体機能領域が形成されたシリコン基板上に、スパッタリング法によりバリアメタルとして、シリコン基板側から順にＴｉ膜３／ＴｉＮ膜４を形成し、続いて、その上にＡｌ−Ｓｉ合金膜２を積層形成する。次に、図３（ｂ）に示すように、所要の電極配線のパターニングを実施するために、フォトレジスト１のパターンを形成する。図３（ｃ）に示すように、パターン化されたフォトレジスト１をマスクとして、混酸（硝酸：酢酸：りん酸＝１〜１０：１〜２０：１０〜４０（体積比））を用い、液温４０〜８０℃でＡｌ−Ｓｉ合金膜２をウェットエッチングする。Ａｌ−Ｓｉ合金膜２は、前記図３（ｃ）に示すように、フォトレジスト１のマスク下部にまでアンダーエッチング（サイドエッチングともいう）される。また、Ａｌ−Ｓｉ合金膜２がエッチングで除去されたバリアメタル表面上には丸印で示すＳｉノジュール（Ａｌ−Ｓｉ合金膜２のエッチング残渣として残ったＳｉパーティクルなどの粒子）５が残り、同様のＳｉノジュール５はアルミニウム合金膜中にも存在する。その後、図３（ｄ）に示すように、フッ素系ガスを主要ガスとするプラズマエッチングで、バリアメタル膜表面に残ったＳｉノジュール５を除去する（図３（ｄ））。エッチング条件はＣＦ₄ガスの流量を、１００〜５００ｓｃｃｍ、Ｏ₂ガス流量を、５〜５０ｓｃｃｍ、チャンバー内の圧力を６６．６６Ｐａ〜１９９．９８Ｐａ、プラズマ電力を０．２〜２．０Ｗ／ｃｍ²、ウエハ温度を３０〜９０℃とした。

その後、図４（ｅ）に示すように、同じフォトレジスト１をマスクとして塩素系ガスを主要ガスとするドライエッチングでバリアメタルのＴｉ膜３／ＴｉＮ膜４をエッチング除去する。エッチング条件はＢＣｌ₃ガス流量を３０〜８０ｓｃｃｍ、Ｃｌ₂ガス流量を３０〜８０ｓｃｃｍ、Ｎ₂ガスの流量を０〜３０ｓｃｃｍ、チャンバー内の圧力を１９．９９Ｐａ〜３９．９９Ｐａ、プラズマ電力を４００〜１０００Ｗ／ｃｍ²、カソード電極の温度を５０〜１００℃、ウオール電極の温度を５０〜１００℃とした。フォトレジスト１のパターン端部からはＡｌ−Ｓｉ合金膜２は前述のように後退しているが、バリアメタル３、４はフォトレジスト１のパターンどおりにエッチングされるため、Ａｌ−Ｓｉ合金膜２が後退した部分にバリアメタルの上層膜であるＴｉＮ膜４の表面が露出した状態となる。

その後、図４（ｆ）に示すように、フォトレジスト１を酸素プラズマで灰化して除去し、図４（ｇ）に示すように、バリアメタル３、４とＡｌ−Ｓｉ合金膜２のシンターを目的として熱処理を行う。この際、アルミニウム合金中に存在するＳｉノジュール５は大きく成長する。図４（ｇ）ではＳｉノジュール５を示す丸印を大きい丸印とすることによりＳｉノジュール５の拡大成長を表した。このＳｉノジュール５は前記熱処理温度が高く、処理時間が長いほど、いっそう大きくなる。その後、図４（ｈ）に示すように、露出したバリアメタル３、４を水分から保護するため、ＳｉＮ膜８を被覆形成する。その後、半導体装置の表面を保護するため、ポリイミド膜７を被覆する（図４（ｉ））。

以上説明した積層電極膜構造の製造プロセスフローのうち、図３（ａ）〜図４（ｇ）までの製造プロセスはほぼ下記特許文献１に記載されている。また、バリアメタルとしてＴｉ膜−ＴｉＯＮ膜−Ｔｉ膜の上に、Ａｌ−Ｓｉ合金膜を積層する積層配線構造を有する半導体装置についても開示されている（特許文献２）

特開２００４−７９５８２号公報（図１および要約―解決手段） 特開２００１−６８４７３号公報（要約―解決手段）

しかしながら、前記背景技術に記載の積層金属電極配線膜の製造プロセスおよび前述の特許文献１に記載の従来の積層電極膜の製造プロセスでは、バリアメタルが表面に大きく露出する部分（Ａｌ−Ｓｉ合金膜２がウェットエッチングにより後退した部分に露出したバリアメタル表面、前記図３（ｅ）、（ｆ）、（ｇ）に示す）があるため、バリアメタル自体の耐湿性が弱い場合には、窒化シリコン膜（以降ＳｉＮ膜と略記する）など耐湿性に強いパッシベーション膜による保護が必要である。ところが、ＳｉＮ膜は耐湿性については良好であるものの、シリコン基板との熱膨張係数差による表面応力に起因してクラックなどのキズが入り易いという欠点を有するので、このキズ対策として、さらにポリイミド膜などの有機系パッシベーション膜を積層させる必要がある。この結果、前記従来の積層電極膜の製造プロセスでは、パッシベーション膜が二層になるため、コスト高が避けられない。また、ＳｉＮ膜は前述のようにその表面に作用する歪応力が大きいため、薄いシリコンウエハに適用した場合には反りが大きくなり、その後の製造プロセスに流せなくなるという問題もある。

さらにまた、Ａｌ−Ｓｉ合金膜中に形成されているＳｉノジュールは、バリアメタルの表面がＴｉＮ膜の場合、熱処理温度を高くすると共に、成長して大きくなり、組立工程でのワイヤボンディング時に、ＳｉＮ膜のクラックの起点となって、不良増加の原因になるという問題もある。

本発明は以上述べた点に鑑みてなされたものであり、本発明の目的は、表面がＴｉＮ膜であるバリアメタルが露出した部分の耐湿性を向上すると共に、パッシベーション膜を一層としても、クラックに起因する不良を無くし、また、アルミニウム合金中のＳｉノジュールの成長に起因する不良増加を抑えることのできる積層金属電極配線を有する半導体装置およびその製造方法を提供することである。

特許請求の範囲に記載の発明によれば、
半導体基板上に所要の配線パターンで形成される金属電極配線膜として、下地のバリアメタル膜とその上に積層されるアルミニウムまたはアルミニウム合金膜を有し、
さらに、前記アルミニウムまたはアルミニウム合金膜上に被覆される有機系パッシベーション膜を備える半導体装置において、
前記バリアメタル膜が、窒化チタン膜と、該窒化チタン膜の上面に積層された最表面の表面チタン膜とを含み、
前記バリアメタル膜が前記アルミニウムまたはアルミニウム合金膜から延在し、
該延在したバリアメタル膜の表面チタン膜を前記有機系パッシベーション膜が被着している半導体装置とする。

前記バリアメタル膜の最上層のチタン膜の厚さが２０ｎｍ〜１００ｎｍであってもよい。
前記アルミニウムまたはアルミニウム合金膜の厚さが３μｍ以上であってもよい。

前記有機系パッシベーション膜がポリイミド膜であってもよい。
前記半導体基板がシリコン半導体基板であって、アルミニウム合金膜がアルミニウム−シリコン合金膜であってもよい。

特許請求の範囲に記載の発明によれば、
半導体基板上に、下地のバリアメタル膜とその上に積層されるアルミニウムまたはアルミニウム合金膜を有する金属電極配線膜を、所要の配線パターンに加工して配置するために、少なくとも窒化チタン膜を積層後、該窒化チタン膜上にチタン膜を積層することで、最上層を該チタン膜とするバリアメタル膜を形成する工程と、
前記バリアメタル膜の最上層チタン膜の上にアルミニウムまたはアルミニウム合金膜を形成する工程と、
前記バリアメタル膜上の前記アルミニウムまたはアルミニウム合金膜を前記所要の配線パターンに混酸を用いてウェットエッチングすることにより、前記アルミニウムまたはアルミニウム合金膜を開口して前記バリアメタル膜を露出する工程と、
該露出した前記バリアメタル表面上のエッチング残渣を、フッ素系ガスを含む混合ガスを用いるプラズマエッチングにより除去する工程と、
塩素系ガスを含む混合ガスを用いるプラズマエッチングにより、前記露出したバリアメタル膜を前記所要の配線パターンに加工して、前記アルミニウムまたはアルミニウム合金膜から下地の前記バリアメタル膜を延在させる工程と、を有し、
その後、少なくとも該延在したバリアメタル膜の最上層チタン膜に被着するように有機系パッシベーッション膜を被覆する半導体装置の製造方法とする。

前記混酸が、硝酸と酢酸の混合液、または硝酸と酢酸とりん酸の混合液であってもよい。
前記バリアメタル膜の最上層のチタン膜の厚さが２０ｎｍ〜１００ｎｍであってもよい。

前記アルミニウムまたはアルミニウム合金膜の厚さが３μｍ以上であってもよい。
前記半導体基板がシリコン半導体基板であって、アルミニウム合金膜がアルミニウム−シリコン合金膜であってもよい。

本発明は、Ｔｉ膜／ＴｉＮ膜からなるバリアメタルの最上層にＴｉ膜を追加し、その上に、ＡｌまたはＡｌ−Ｓｉ合金膜を積層させた金属電極配線を有する半導体装置とすることで、電極配線パターンエッチングの際のＡｌ−Ｓｉ合金膜のアンダーエッチングにより、アルミニウム合金膜が後退して下層のバリアメタルが露出しても、露出したバリアメタルの最上層が耐湿性の強いＴｉ膜のため、保護されることを特徴とする。加えて、アルミニウム合金膜中のＳｉとバリアメタル最表面のＴｉはシリサイド反応を起こすため、Ｓｉノジュールの発生起点にならない。よって、電極膜配線の形成後に高温・長時間の熱処理を行っても、１μｍ以上の大きなＳｉノジュールは発生せず、さらに、ＳｉＮ膜を使用しないので、組立工程でのワイヤボンディング時のＳｉＮ膜のクラックを抑制でき、このクラックに起因する不良を少なくすることができる。

本発明によれば、表面がＴｉＮ膜であるバリアメタルが露出した部分の耐湿性を向上すると共に、パッシベーション膜を一層としても、クラックに起因する不良を無くし、また、アルミニウム合金中のＳｉノジュールの成長に起因する不良増加を抑えることのできる積層金属電極配線を有する半導体装置およびその製造方法を提供することができる。

本発明の実施例１にかかる、半導体装置の製造工程を説明するための金属電極配線膜の断面図（その１）である。 本発明の実施例１にかかる、半導体装置の製造工程を説明するための金属電極配線膜の断面図（その２）である。 従来の半導体装置の製造工程を説明するための金属電極配線膜の断面図（その１）である。 従来の半導体装置の製造工程を説明するための金属電極配線膜の断面図（その２）である。 本発明の実施例１にかかる三層バリアメタルの最上層のＴｉ膜の膜厚と腐食性との関係を示す相関図である。 本発明の実施例１にかかる三層バリアメタルの最上層のＴｉ膜の膜厚とシリコンウエハの反りの関係を示す相関図である。

以下、本発明にかかる積層電極膜構造を有する半導体装置およびその製造方法について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。

図１、図２は、それぞれ、本発明の実施例１にかかる、半導体基板上に所要の配線パターンで形成される金属電極配線膜を有する半導体装置およびその製造方法を説明するために、主要な製造工程ごとに並べた金属電極配線膜およびその上に被覆されるパッシベーション膜部分を合わせた積層膜の断面図である。図５は本発明の実施例１にかかる三層バリアメタルの最上層のＴｉ膜の膜厚と腐食性との関係を示す相関図である。図６は本発明の実施例１にかかる三層バリアメタルの最上層のＴｉ膜の膜厚とシリコンウエハの反りの関係を示す相関図である。

本発明の実施例１にかかる積層金属電極配線膜として、Ｔｉ膜／ＴｉＮ膜／Ｔｉ膜／Ａｌ−Ｓｉ膜を有する半導体装置の金属電極配線を形成するためのプロセスフローを図１、図２に示す。実施例１にかかる半導体装置およびその製造方法は、前述の従来の積層金属電極膜を有する半導体装置およびその製造方法と大部分は同じであるので、重ねて同じ説明となる半導体装置および製造方法の説明はなるべく避けて、異なる半導体装置および製造方法となる点を中心に以下説明する。

図１（ａ）に示すように、図示しないシリコン基板上に、前記Ｔｉ膜３／ＴｉＮ膜４／Ｔｉ膜９／Ａｌ−Ｓｉ膜２からなる積層金属電極膜をスパッタリング法により形成する。Ｔｉ膜３／ＴｉＮ膜４／Ｔｉ膜９の三層を合わせてバリアメタルともいう。前記Ａｌ−Ｓｉ膜２に代えてＡｌ膜とすることもできる。Ａｌ膜またはＡｌ−Ｓｉ膜２の厚さは３μｍ以上が好ましい。シリコン基板側から三層目のＴｉ膜９は２０ｎｍ〜１００ｎｍの膜厚範囲で形成する。次に、前記Ｔｉ膜９の膜厚の前記好適範囲について説明する。

図５は横軸にＴｉ膜９の厚さ、縦軸に腐食による故障に至る時間を採ったＴｉ膜厚と腐食の相関図である。ここで、腐食とは高湿度中における腐食のことである。膜厚が２０ｎｍより薄い場合には、図５から保証時間に近いかまたは保証時間よりも短くなるので十分な耐湿性を確保することができないことが分かる。また、膜厚を１００ｎｍよりさらに厚くしても耐湿性は飽和傾向にあり耐湿性はほとんど向上しないので、膜厚は１００ｎｍ以下で充分である。従って、膜厚の好適範囲を２０ｎｍ〜１００ｎｍとした。前記腐食性試験の環境条件、負荷条件は１２０℃、８５ＲＨ、定格Ｖｃｅの８０％の電圧印加であり、コレクタ−エミッタ間の逆漏れ電流の所定以上の増加を故障として、故障に至る試験時間を図５に示した。

また、図６から、Ｔｉ膜厚が２０ｎｍ〜１００ｎｍではウエハの反りは約１ｍｍ〜２ｍｍであり、装置限界である２ｍｍ以内にほぼ入ることが分かる。この図６に関するウエハ厚は、たとえば、１４０μｍであり、ウエハ径は、たとえば、１５０ｍｍである。ここでいう装置限界とは、ウエハ厚を前記のように１４０μｍに薄くした後のウエハプロセス、たとえば、ポリイミドのコーター（塗布装置）やスピンエッチャーなどの搬送系装置において、２ｍｍ以上の反りがあるとウエハと装置との接触が発生し、ウエハの割れが発生することがあるので、その後のプロセスが流せないという問題が発生する限界のことである。

次に、フォトレジストを用いてパターニングを実施し（図１（ｂ））、前述の図３（ｃ）の製造工程の説明と同様に、フォトレジスト１をマスクとして、混酸（硝酸：酢酸：りん酸）を用いて３μｍ以上の厚さを有するアルミニウム合金膜２をウェットエッチングする（図１（ｃ））。このウェットエッチングでは、エッチングの方向性が小さいので、アルミニウム合金膜２はフォトレジスト１の開口部から厚さ方向にエッチングされると共にフォトレジスト１の下側にも横方向にエッチングが進行してアンダーエッチング（サイドエッチングともいう）となる。アルミニウム合金膜２のエッチングが終了した後、露出した下層のバリアメタルの最上層のＴｉ膜９表面にはＳｉノジュール５が残り、同様のＳｉノジュール５はアルミニウム合金膜２中にも存在する。その後、フッ素系ガスが主体のガスを用いたプラズマエッチングで、前述の図３（ｄ）の製造工程の説明と同様に、表面に残ったＳｉノジュール５をエッチングして除去する（図１（ｄ））。その後、前述の図３（ｅ）の製造工程の説明と同様に、塩素系ガスが主体のガスを用いたドライエッチングでフォトレジスト１をマスクに三層バリアメタル３、４、９をパターンエッチングする（図１（ｅ））。パターンエッチング後のバリアメタルパターン端部は上層のアルミニウム合金膜２が前述のようにアンダーエッチングにより後退しているため、バリアメタルが露出した状態となる。本発明では、バリアメタルの最表面はＴｉ膜９で覆われているため、前述の従来のバリアメタルと異なり、耐湿性が確保される。なお、バリアメタルの最表面にＴｉ層を追加するのみであり、工程の大幅な追加はない。また、ＴｉＮ層に続けてＴｉ層を形成するため、新たにマスクを用意する必要もない。その後、フォトレジスト１を酸素プラズマで灰化を行い（図１（ｆ））、シンターを目的として熱処理を行う（図１（ｇ））。この際、アルミニウム合金膜２中に存在するＳｉノジュール５は下層のＴｉ膜９とシリサイド反応を起こしてチタンシリサイド（Ｔｉ_XＳｉ）１０が形成されるため、Ｓｉノジュール５を数・サイズともに減少させことができる。その後、パッシベーション膜（保護膜）としてポリイミド膜７を形成する（図１（ｈ））。

下地の三層バリアメタル膜３、４、９及びアルミニウム合金膜２を含む積層アルミニウム電極配線構造を有する半導体装置の配線エッチング加工工程において、バリアメタルが露出した部分は、その最表面にＴｉ膜９が形成されていることにより、少ない工数で耐腐食性を向上することができる。また、アルミニウム合金膜２中のＳｉノジュール５の発生を抑制でき、ワイヤボンディング時のクラック発生を低減することができるという効果も有する。

１ フォトレジスト、
２ アルミニウム膜、
３ チタン（Ｔｉ）膜、
４ 窒化チタン（ＴｉＮ）膜、
５ シリコンノジュール、
７ ポリイミド膜、
８ 窒化シリコン膜（ＳｉＮ）
９ 最表面チタン（Ｔｉ）膜、
１０ チタンシリサイド（Ｔｉ_xＳｉ）。

Claims (10)

1. 半導体基板上に所要の配線パターンで形成される金属電極配線膜として、下地のバリアメタル膜とその上に積層されるアルミニウムまたはアルミニウム合金膜を有し、
   さらに、前記アルミニウムまたはアルミニウム合金膜上に被覆される有機系パッシベーション膜を備える半導体装置において、
   前記バリアメタル膜が、窒化チタン膜と、該窒化チタン膜の上面に積層された最表面の表面チタン膜とを含み、
   前記バリアメタル膜が前記アルミニウムまたはアルミニウム合金膜から延在し、
   該延在したバリアメタル膜の表面チタン膜を前記有機系パッシベーション膜が被着していることを特徴とする半導体装置。
2. 前記バリアメタル膜の最上層のチタン膜の厚さが２０ｎｍ〜１００ｎｍであることを特徴とする請求項１に記載の半導体装置。
3. 前記アルミニウムまたはアルミニウム合金膜の厚さが３μｍ以上であることを特徴とする請求項１または２に記載の半導体装置。
4. 前記有機系パッシベーション膜がポリイミド膜であることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
5. 前記半導体基板がシリコン半導体基板であって、アルミニウム合金膜がアルミニウム−シリコン合金膜であることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
6. 半導体基板上に、少なくとも窒化チタン膜を積層後、該窒化チタン膜上にチタン膜を積層することで、最上層を該チタン膜とするバリアメタル膜を形成する工程と、
   前記バリアメタル膜の最上層チタン膜の上にアルミニウムまたはアルミニウム合金膜を形成する工程と、
   前記バリアメタル膜上の前記アルミニウムまたはアルミニウム合金膜を前記所要の配線パターンにウェットエッチングすることにより、前記アルミニウムまたはアルミニウム合金膜を開口して前記バリアメタル膜を露出する工程と、
   該露出した前記バリアメタル表面上のエッチング残渣を、フッ素系ガスを含む混合ガスを用いるプラズマエッチングにより除去する工程と、
   塩素系ガスを含む混合ガスを用いるプラズマエッチングにより、前記露出したバリアメタル膜を前記所要の配線パターンに加工して、前記アルミニウムまたはアルミニウム合金膜から下地の前記バリアメタル膜を延在させる工程と、を有し、
   その後、少なくとも該延在したバリアメタル膜の最上層チタン膜に被着するように有機系パッシベーッション膜を被覆することを特徴とする半導体装置の製造方法。
7. 前記混酸が、硝酸と酢酸の混合液、または硝酸と酢酸とりん酸の混合液であることを特徴とする請求項６記載の半導体装置の製造方法。
8. 前記バリアメタル膜の最上層のチタン膜の厚さが２０ｎｍ〜１００ｎｍであることを特徴とする請求項６または７に記載の半導体装置の製造方法。
9. 前記アルミニウムまたはアルミニウム合金膜の厚さが３μｍ以上であることを特徴とする請求項６乃至８のいずれか一項に記載の半導体装置の製造方法。
10. 前記半導体基板がシリコン半導体基板であって、アルミニウム合金膜がアルミニウム−シリコン合金膜であることを特徴とする請求項６乃至９のいずれか一項に記載の半導体装置の製造方法。