JP2008053720A - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2008053720A
JP2008053720A JP2007214671A JP2007214671A JP2008053720A JP 2008053720 A JP2008053720 A JP 2008053720A JP 2007214671 A JP2007214671 A JP 2007214671A JP 2007214671 A JP2007214671 A JP 2007214671A JP 2008053720 A JP2008053720 A JP 2008053720A
Authority
JP
Japan
Prior art keywords
substrate
metal wiring
transistor
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007214671A
Other languages
English (en)
Inventor
Jae-Won Han
ハン、ジェウォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of JP2008053720A publication Critical patent/JP2008053720A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体素子及びその製造方法を提供する。
【解決手段】実施例に係る半導体素子は、トランジスタが形成されたトランジスタ層を備える第１基板と、金属配線が形成された金属配線層を備える第２基板と、前記第１基板に形成されたトランジスタと前記第２基板に形成された金属配線とを電気的に連結する連結電極と、を含む。
【選択図】図３

Description

実施例は、半導体素子及びその製造方法に関する。
半導体素子の製造工程は、半導体基板にトランジスタ層を形成する工程（基板工程またはＦＥＯＬ（Ｆｒｏｎｔ Ｅｎｄ Ｏｆ Ｌｉｎｅ）工程）と金属配線層を形成する工程（配線工程またはＢＥＯＬ（Ｂａｃｋ Ｅｎｄ Ｏｆ Ｌｉｎｅ）工程）とに大別される。
しかし、半導体基板またはシリコンウェハー上にトランジスタを形成する工程から金属電極配線を連結し絶縁させる工程まで、全てウェハー上で順次に行うため、半導体素子の製造に大分多い時間が所要されている。
実施例は、上述の問題点に鑑みてなされたもので、その目的は、製造工程を単純化し製造効率を向上させることができる半導体素子及びその製造方法を提供することにある。
実施例に係る半導体素子は、トランジスタが形成されたトランジスタ層を備える第１基板と、金属配線が形成された金属配線層を備える第２基板と、前記第１基板に形成されたトランジスタと前記第２基板に形成された金属配線とを電気的に連結する連結電極と、を含む。
また、実施例に係る半導体素子の製造方法は、トランジスタが形成されたトランジスタ層を備える第１基板と、金属配線が形成された金属配線層を備える第２基板とを提供するステップと、前記第１基板の上に前記第２基板を形成し、前記トランジスタと前記金属配線とを電気的に連結するステップと、を含む。
実施例に係る半導体素子及びその製造方法によれば、製造工程が単純化し、製造効率が向上する効果が得られる。
以下、添付図面に基づき実施例を詳細に説明する。
実施例の説明において、各層（膜）、領域、パターンまたは構造物が基板、各層（膜）、領域、パッドまたはパタンの「上（ｏｎ／ａｂｏｖｅ／ｏｖｅｒ／ｕｐｐｅｒ）」に、または「下（ｄｏｗｎ／ｂｅｌｏｗ／ｕｎｄｅｒ／ｌｏｗｅｒ）」に形成されると記載される場合に、その意味は、各層（膜）、領域、パッド、パターンまたは構造物が直接基板、各層（膜）、領域、パッドまたはパターンに接触して形成されると解釈可能で、他の層（膜）、他の領域、他のパッド、他のパターンまたは他の構造物がその間に追加的に形成されるとも解釈し得る。したがって、その意味は実施例の技術的思想により判断するべきである。
実施例では、トランジスタ層が備えられた第１基板と金属配線層が備えられた第２基板を別々に製造し、前記第１基板と前記第２基板を積層形成することで、半導体素子を効率良く製造できる方案を提示しようとする。前記第１基板に形成されたトランジスタと前記第２基板に形成された金属配線は、連結電極により電気的に連結されることができる。
図１は、実施例に係る半導体素子の製造方法によりトランジスタ層が形成された基板を示す図面である。
実施例に係る半導体素子の製造方法によると、図１に示すように、トランジスタ層１１０及び金属配線層１２０を含む第１基板１００を製造する。前記トランジスタ層１１０には、トランジスタ１１５が形成されている。前記トランジスタ１１５は、コンタクトプラグ１１７により、前記金属配線層１２０に形成された金属配線１２１と電気的に連結されることができる。
図１には、トランジスタ層１１０の上に一つの金属配線層１２０が形成された場合を基準に図示している。しかし、実施例に係る半導体素子の製造方法によれば、複数の金属配線層を形成することもでき、また、コンタクトプラグ１１７を形成する工程までだけ行うこともできる。
図２は、実施例に係る半導体素子の製造方法により金属配線層が形成された基板を示す図面である。
実施例に係る半導体素子の製造方法によると、図２に示すように、半導体基板２０５、貫通電極２０７、第１金属配線層２１０、第２金属配線層２２０、第３金属配線層２３０、第４金属配線層２４０、第５金属配線層２５０及び第６金属配線層２６０を含む第２基板２００を製造する。
前記第１〜第６金属配線層２１０〜２６０は、信号処理のための配線を形成することができる。ここでは、前記第１〜第６金属配線層２１０〜２６０が形成された場合を例として図示しているが、金属配線層の数は、設計によって減少または増加することができる。
前記第２基板２００を製造する過程を簡略に説明する。
まず、前記半導体基板２０５を貫通する貫通電極２０７を形成する。前記貫通電極２０７は、前記半導体基板２０５に対するパターニング工程、エッチング工程、メタル形成工程、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）工程などを順次に行うことにより形成できる。このような工程は既に公知されており、実施例の主要関心事ではないので、ここではその詳細な説明は省略する。
ここで、前記貫通電極２０７は、Ｗ、Ｃｕ、Ａｌ、Ａｇ、Ａｕなどの物質から選択された何れか一つ以上の物質で形成できる。前記貫通電極２０７は、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、ＰＶＤ（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、蒸発（ｅｖａｐｏｒａｔｉｏｎ）、ＥＣＰ（ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｐｌａｔｉｎｇ）などの方法により蒸着されることができる。また、前記貫通電極２０７のバリア金属としては、ＴａＮ、Ｔａ、ＴｉＮ、Ｔｉ、ＴｉＳｉＮなどを用いることができ、ＣＶＤ、ＰＶＤ、ＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）などの方法により形成することができる。
続いて、前記半導体基板２０５の上に、少なくとも一つの金属配線層を形成する。このとき、前記半導体基板２０５の上に形成された金属配線層の最下部金属配線が前記貫通電極２０７と電気的に連結されるように、金属配線層を形成する。このような金属配線層を形成する方法は、ダマシン工程を含めて様々な方法が提示されているので、ここではその詳細な説明は省略する。
前記金属配線層を成す金属配線は、Ｗ、Ｃｕ、Ａｌ、Ａｇ、Ａｕなどの物質から選択された何れか一つ以上の物質で形成できる。前記金属配線層を成す金属配線は、ＣＶＤ、ＰＶＤ、蒸発、ＥＣＰなどの方法により蒸着されることができる。また、前記金属配線のバリア金属としては、ＴａＮ、Ｔａ、ＴｉＮ、Ｔｉ、ＴｉＳｉＮなどを用いることができ、ＣＶＤ、ＰＶＤ、ＡＬＤなどの方法により形成することができる。
一方、実施例に係る半導体素子の製造方法によると、半導体基板２０５の上に少なくとも一つの金属配線層を先に形成し、その後前記半導体基板２０５を貫通して金属配線と連結される貫通電極２０７を形成することもできる。
このように製造された前記第１基板１００と前記第２基板２００を、図３に示すように、積層形成する。図３は、実施例に係る半導体素子の製造方法によりトランジスタ層及び金属配線層が形成された半導体素子を示す図面である。
実施例に係る半導体素子は、図３に示すように、第１基板１００、第２基板２００及び連結電極３００を含む。前記連結電極３００は、前記第１基板１００に形成されたトランジスタと前記第２基板２００に形成された金属配線とを連結する。前記連結電極３００は、前記第２基板２００に形成された貫通電極２０７を介して、前記第２基板２００に形成された金属配線と電気的に連結される。前記連結電極３００は、前記第１基板１００のトランジスタと連結される。
このように、ＳｉＰ（Ｓｙｓｔｅｍ Ｉｎ ａ Ｐａｃｋａｇｅ）を用いて、半導体素子を製造する場合には、次のような長所がる。
トランジスタ層を形成するための第１基板製造工程と金属配線層を形成するための第２基板製造工程が別々に行われることで、金属配線層製造のための第２基板製造工程にエラーが発生する場合にも、トランジスタ層が形成された第１基板の廃棄を防止することができる。
金属配線層製造工程（ＢＥＯＬ工程）をトランジスタ層製造工程（ＦＥＯＬ）と分離して行うことができるので、金属配線層を形成するための工程から影響を受けないトランジスタ層を形成することができる。
金属配線層製造工程だけを別途に行うので、金属配線層工程に使われる熱工程の温度範囲に対する選択の自由度を確保することができる。
実施例に係る半導体素子の製造方法によりトランジスタ層が形成された基板を示す図面である。 実施例に係る半導体素子の製造方法により金属配線層が形成された基板を示す図面である。 実施例に係る半導体素子の製造方法によりトランジスタ層及び金属配線層が形成された半導体素子を示す図面である。
符号の説明
１００：第１基板
１１０：トランジスタ層
１２０：金属配線層
２００：第２基板
２０５：半導体基板
２０７：貫通電極
２１０〜２６０：第１〜第６金属配線層

Claims (14)

  1. トランジスタが形成されたトランジスタ層を備える第１基板と、
    金属配線が形成された金属配線層を備える第２基板と、
    前記第１基板に形成されたトランジスタと前記第２基板に形成された金属配線とを電気的に連結する連結電極と、を含むことを特徴とする半導体素子。
  2. 前記第１基板は、
    半導体基板にトランジスタが形成されたトランジスタ層と、
    前記トランジスタ層の上に形成された金属配線層と、を含むことを特徴とする請求項１に記載の半導体素子。
  3. 前記第１基板は、
    半導体基板にトランジスタが形成されたトランジスタ層と、
    前記トランジスタに連結されたコンタクトプラグと、を含むことを特徴とする請求項１に記載の半導体素子。
  4. 前記第２基板は、
    半導体基板の上に金属配線が形成された金属配線層と、
    前記金属配線に連結され、前記半導体基板を貫通して形成された貫通電極と、を含むことを特徴とする請求項１に記載の半導体素子。
  5. 前記金属配線と前記貫通電極は、Ｗ、Ｃｕ、Ａｌ、Ａｇ、Ａｕのうち選択された何れか一つ以上の物質で形成されることを特徴とする請求項４に記載の半導体素子。
  6. 前記連結電極は、前記貫通電極を介して、前記第２基板に形成された金属配線と電気的に連結されることを特徴とする請求項４に記載の半導体素子。
  7. トランジスタが形成されたトランジスタ層を備える第１基板と、金属配線が形成された金属配線層を備える第２基板とを提供するステップと、
    前記第１基板の上に前記第２基板を形成し、前記トランジスタと前記金属配線とを電気的に連結するステップと、を含むことを特徴とする半導体素子の製造方法。
  8. 前記トランジスタと前記金属配線は、連結電極を介して電気的に連結されることを特徴とする請求項７に記載の半導体素子の製造方法。
  9. 前記第１基板を形成するステップは、
    半導体基板にトランジスタが形成されたトランジスタ層を形成するステップと、
    前記トランジスタ層の上に金属配線層を形成するステップと、を含むことを特徴とする請求項７に記載の半導体素子の製造方法。
  10. 前記第１基板を形成するステップは、
    半導体基板にトランジスタを形成するステップと、
    前記トランジスタに連結されたコンタクトプラグを形成するステップと、を含むことを特徴とする請求項７に記載の半導体素子の製造方法。
  11. 前記第２基板を形成するステップは、
    半導体基板を貫通する貫通電極を形成するステップと、
    前記半導体基板の上に形成され、前記貫通電極と連結される金属配線を形成するステップと、を含むことを特徴とする請求項８に記載の半導体素子の製造方法。
  12. 前記第２基板を形成するステップは、
    半導体基板の上に金属配線を形成するステップと、
    前記金属配線と連結され、前記半導体基板を貫通する貫通電極を形成するステップと、を含むことを特徴とする請求項８に記載の半導体素子の製造方法。
  13. 前記連結電極は、前記貫通電極を介して、前記金属配線と電気的に連結されることを特徴とする請求項１１に記載の半導体素子の製造方法。
  14. 前記金属配線と前記貫通電極は、Ｗ、Ｃｕ、Ａｌ、Ａｇ、Ａｕのうち選択された何れか一つ以上の物質で形成されることを特徴とする請求項１１に記載の半導体素子の製造方法。
JP2007214671A 2006-08-23 2007-08-21 半導体素子及びその製造方法 Pending JP2008053720A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060080121A KR100789570B1 (ko) 2006-08-23 2006-08-23 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2008053720A true JP2008053720A (ja) 2008-03-06

Family

ID=39112602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007214671A Pending JP2008053720A (ja) 2006-08-23 2007-08-21 半導体素子及びその製造方法

Country Status (5)

Country Link
US (1) US20080048325A1 (ja)
JP (1) JP2008053720A (ja)
KR (1) KR100789570B1 (ja)
CN (1) CN100580917C (ja)
DE (1) DE102007038418A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101735131B1 (ko) 2009-08-19 2017-05-24 하마마츠 포토닉스 가부시키가이샤 분광 모듈 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005101476A1 (ja) * 2004-04-16 2005-10-27 Japan Science And Technology Agency 半導体素子及び半導体素子の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE250806T1 (de) * 1999-05-27 2003-10-15 Fraunhofer Ges Forschung Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
KR20030067387A (ko) * 2002-02-08 2003-08-14 석순옥 매실 김밥 및 그 제조방법
KR20030070968A (ko) * 2002-02-27 2003-09-03 삼성전자주식회사 로컬 살리사이데이션 구조를 갖는 반도체 장치 및 그제조방법
JP2004071700A (ja) 2002-08-02 2004-03-04 Nec Electronics Corp 半導体記憶装置及びその製造方法
KR100470945B1 (ko) * 2003-03-06 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 도전 배선 형성 방법
US7041576B2 (en) * 2004-05-28 2006-05-09 Freescale Semiconductor, Inc. Separately strained N-channel and P-channel transistors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005101476A1 (ja) * 2004-04-16 2005-10-27 Japan Science And Technology Agency 半導体素子及び半導体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101735131B1 (ko) 2009-08-19 2017-05-24 하마마츠 포토닉스 가부시키가이샤 분광 모듈 및 그 제조 방법
US9797773B2 (en) 2009-08-19 2017-10-24 Hamamatsu Photonics K.K. Spectroscopy module and manufacturing method therefor

Also Published As

Publication number Publication date
KR100789570B1 (ko) 2007-12-28
CN101131984A (zh) 2008-02-27
DE102007038418A1 (de) 2008-04-17
CN100580917C (zh) 2010-01-13
US20080048325A1 (en) 2008-02-28

Similar Documents

Publication Publication Date Title
US10068876B2 (en) Semiconductor device and manufacturing method therefor
US7968965B2 (en) Semiconductor device and method for fabricating the same
US7727807B2 (en) Semiconductor device
TW201140783A (en) Microelectronic devices with through-substrate interconnects and associated methods of manufacturing
JP2007109736A (ja) 半導体装置およびその製造方法
US20080061443A1 (en) Method of manufacturing semiconductor device
US20080138961A1 (en) Wafer Bonding Method of System in Package
US8173539B1 (en) Method for fabricating metal redistribution layer
KR100789571B1 (ko) 반도체 소자 및 그 제조방법
KR100807050B1 (ko) 반도체 소자 및 그 제조방법
KR100777926B1 (ko) 반도체 소자 및 그 제조방법
JP5388478B2 (ja) 半導体装置
JP2008053720A (ja) 半導体素子及びその製造方法
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR20150116137A (ko) 자기정렬된 보호막으로 캡핑된 관통전극을 갖는 반도체 소자 및 그 제조방법
KR100850075B1 (ko) 반도체 소자 제조 방법
KR101132700B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2004311537A (ja) 半導体装置
JP2008053711A (ja) 半導体素子及びその製造方法
JP2008053712A (ja) 半導体素子及びその製造方法
KR20070069293A (ko) 구리 배선 형성 방법
KR100668960B1 (ko) 반도체 소자의 금속 배선 및 그의 형성 방법
JP4007317B2 (ja) 半導体装置及びその製造方法
KR100602124B1 (ko) 반도체 소자 및 그 제조방법
KR100835442B1 (ko) 반도체 소자의 패드 구조 및 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110719