KR20080057799A - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR20080057799A
KR20080057799A KR1020060131512A KR20060131512A KR20080057799A KR 20080057799 A KR20080057799 A KR 20080057799A KR 1020060131512 A KR1020060131512 A KR 1020060131512A KR 20060131512 A KR20060131512 A KR 20060131512A KR 20080057799 A KR20080057799 A KR 20080057799A
Authority
KR
South Korea
Prior art keywords
diffusion barrier
barrier layer
wiring
pad
layer
Prior art date
Application number
KR1020060131512A
Other languages
English (en)
Other versions
KR100850075B1 (ko
Inventor
최치홍
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060131512A priority Critical patent/KR100850075B1/ko
Publication of KR20080057799A publication Critical patent/KR20080057799A/ko
Application granted granted Critical
Publication of KR100850075B1 publication Critical patent/KR100850075B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 제조 방법에 관한 것으로 배선이 형성된 기판상에 패시베이션층을 형성하고 패터닝하여 배선을 노출시키는 공정과, 패시베이션층 상에 배선과 접촉되는 제 1 확산 방지층을 형성하는 공정과, 제 1 확산 방지층의 표면을 질화시켜 물질 구조가 치밀한 제 2 확산 방지층을 형성하는 공정과, 제 2 확산 방지층 상에 도전성 금속을 증착하고 제 1 및 제 2 확산 방지층과 같이 패시베이션층이 노출되도록 패터닝하여 패드를 형성하는 공정을 포함한다. 따라서, 본 발명은 배선을 구성하는 구리가 패드로 확산되는 것을 방지하는 것에 의해 패드 패터닝시 배선 부식(corrosion)이 발생되지 않도록 하여 소자 특성이 저하되는 것을 방지할 수 있으며, 또한 패드의 융점이 높아지지 않도록 하여 와이어 본딩의 불량을 방지할 수 있다.
다마신, 구리, 확산, 패드, 확산 방지층

Description

반도체 소자 제조 방법{Method for fabricating semiconductor device}
도 1a 내지 1b는 종래 기술에 따라 반도체 소자를 제조하는 방법을 도시하는 공정도,
도 2a 내지 2c는 본 발명의 바람직한 실시 예에 따라 반도체 소자를 제조하는 방법을 도시하는 공정도.
＜도면의 주요부분에 대한 부호의 설명＞
21 : 기판 23 : 배선
25 : 패시베이션층 27 : 제 1 확산 방지층
29 : 제 2 확산 방지층 31 : 패드
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히, 배선으로 사용되는 구리가 베리어층을 뚫고 패드로 확산되는 것을 방지할 수 있는 반도체 소자 제조 방법에 관한 것이다.
일반적으로, 반도체 소자의 고집적화와 고성능화를 이루기 위해 배선의 저항을 낮추어야 한다. 그러므로, 배선 물질로 알루미늄 대신 구리를 사용하는 추세인 데, 구리는 일반적인 식각 물질로는 식각이 거의 되지 않는 문제점이 있다. 따라서, 배선이 형성될 부분의 층간 절연막을 먼저 식각하고 구리를 매립한 후 이 구리를 층간 절연층이 노출되게 연마하여 배선을 형성하는 다마신 방법이 널리 사용되고 있다.
그러나, 배선을 구리로 형성하여 저항을 감소시켜도 와이어 본딩(wire bonding)을 저온에서 진행하기 위해 패드를 알루미늄으로 형성한다.
도 1a 내지 1b는 종래 기술에 따라 반도체 소자를 제조하는 방법을 도시하는 공정도이다.
도 1a를 참조하면, 배선(13)이 형성된 기판(11) 상에 산화실리콘을 CVD(Chemical Vapor Deposition) 방법 등의 증착 공정을 실시하여 패시베이션층(15)을 형성한다. 상기에서 기판(11)은 트랜지스터(도시되지 않음) 및 하부 배선(도시되지 않음)이 형성된 반도체 기판상의 층간 절연층이다. 그리고, 배선(13)은 구리로 다마신(damascene) 방법에 의해 형성되는 것으로 하부 배선(도시되지 않음)과 전기적으로 연결된다.
다음에, 포토리쏘그래피 방법 등을 이용하는 패터닝 공정을 실시하여 패시베이션층()의 일부를 선택적으로 제거함으로써, 배선(13)의 상부 일부(표면)를 노출시킨다.
도 1b를 참조하면, 증착 공정을 실시하여 패시베이션층(15) 상에 Ti/TiN 또는 TiN을 배선(13)과 접촉되게 증착함으로써 확산 방지층(17)을 형성한다. 그리고, 확산 방지층(17) 상에 알루미늄(Al)을 증착하고 확산 방지층(17)과 함께 패시베이 션층(15)이 노출되도록 포토리쏘그래피 방법으로 패터닝하여 패드(19)를 형성한다.
그러나, 상술한 종래 기술에 따른 반도체 소자의 제조 방법은 확산 방지층을 이루는 Ti/TiN 또는 TiN의 물질 구조가 치밀하지 못해 배선을 구성하는 구리가 패드로 확산되는 문제가 있으며, 이로 인해 패드를 패터닝할 때 구리로 이루어진 배선에 부식(corrosion)이 발생되어 소자의 특성을 저하시킬 뿐만 아니라 와이어 본딩시 패드의 융점이 높아져 본딩 불량이 발생되는 문제점이 있었다.
따라서, 본 발명의 목적은 배선을 구성하는 구리가 패드로 확산되는 것을 방지할 수 있는 반도체 소자 제조 방법을 제공함에 있다.
본 발명의 다른 목적은 패드를 패터닝할 때 구리로 이루어진 배선에 부식(corrosion)이 발생되지 않도록 하여 소자 특성이 저하되는 것을 방지할 수 있는 반도체 소자 제조 방법을 제공함에 있다.
본 발명의 또 다른 목적은 와이어 본딩시 패드의 융점이 높아지지 않도록 하여 본딩 불량을 방지할 수 있는 반도체 소자 제조 방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 반도체 소자 제조 방법은 배선이 형성된 기판상에 패시베이션층을 형성하고 패터닝하여 상기 배선을 노출시키는 공정과, 상기 패시베이션층 상에 상기 배선과 접촉되는 제 1 확산 방지층을 형성하는 공정과, 상기 제 1 확산 방지층의 표면을 질화시켜 물질 구조가 치밀한 제 2 확산 방지층을 형성하는 공정과, 상기 제 2 확산 방지층 상에 도전성 금속을 증착하고 상기 제 1 및 제 2 확산 방지층과 같이 상기 패시베이션층이 노출되도록 패터닝하여 패드를 형성하는 공정을 포함한다.
여기에서, 본 발명에 이용되는 배선으로는 다마신(damascene) 방법 등을 통해 형성될 수 있는 구리가 이용될 수 있으며, 제 1 확산 방지층은 Ti/TiN 또는 TiN으로, 제 2 확산 방지층은 제 1 확산 방지층의 표면을 SiH4로 플라즈마 처리 또는 열처리 및 질화하여 형성할 수 있다.
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
도 2a 내지 2c는 본 발명의 바람직한 실시 예에 따라 반도체 소자를 제조하는 방법을 도시하는 공정도이다.
도 2a를 참조하면, 목표로 하는 소정 위치에 배선(23)이 형성된 기판(21) 상에 CVD 방법 등과 같은 증착 공정을 실시하여 산화실리콘을 증착함으로써, 패시베이션층(25)을 형성한다. 여기에서, 기판(21)은 트랜지스터(도시되지 않음) 및 하부 배선(도시되지 않음)이 형성된 반도체 기판상의 층간 절연층 등이 될 수 있으며, 배선(23)은 다마신(damascene) 방법 등에 의해 형성 가능한 구리 등이 될 수 있는 것으로 하부 배선(도시되지 않음)과 전기적으로 연결된다.
이어서, 포토레지스트 패턴(도시 생략)을 이용하는 포토리쏘그래피 방법 등 을 이용하는 선택적인 패터닝 공정을 통해 패시베이션층(25)의 일부(즉, 배선(23) 위에 형성된 패시베이션층)를 선택적으로 제거함으로써, 배선(23)의 상부 일부(표면)를 노출시킨다.
도 2b를 참조하면, 증착 공정을 실시하여 배선(23)의 상부가 노출된 구조물의 전면에 Ti/TiN 또는 TiN 등을 배선(23)과 접촉되게 증착함으로써 제 1 확산 방지층(27)을 형성한다.
다음에, SiH4로 플라즈마 처리 또는 열처리를 실시하여 제 1 확산 방지층(27)의 표면을 질화시킴으로써 TiSiN의 제 2 확산 방지층(29)을 형성한다. 여기에서 제 2 확산 방지층(29)을 이루는 TiSiN은 물질 구조가 치밀하여 배선(23)을 구성하는 구리가 외부로 확산되는 것을 방지하도록 기능한다.
도 2c를 참조하면, 증착 공정을 실시하여 제 2 확산 방지층(29)이 형성된 구조물의 전면에 금속 물질, 예컨대 알루미늄 물질을 형성하고, 포토레지스트 패턴(도시 생략)을 이용하는 포토리쏘그래피 방법 등을 이용하는 선택적인 패터닝 공정(식각 공정)을 실시하여 알루미늄 물질과 제 2 확산 방지층(29)의 일부를 선택적으로 제거하여 패시베이션층(25)의 상부 일부를 노출시킴으로써, 배선(23)의 상부에서 제 2 확산 방지층(29)을 개재하여 전기적으로 접촉되는 패드(31)를 완성한다.
즉, 본 발명은 패드를 형성하기 위한 알루미늄(금속 물질)을 증착하기 전에 제 1 확산 방지층 표면을 SiH4로 플라즈마 처리 또는 열처리에 의해 질화시킴으로써 물질구조가 치밀한 TiSiN의 제 2 확산 방지층을 형성하며, 이를 통해 배선을 이루는 구리가 외부로 확산되는 것을 효과적으로 차단할 수 있다.
이상의 설명에서는 본 발명의 바람직한 실시 예를 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 것을 쉽게 이해할 수 있을 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 치밀한 물질구조의 제 2 확산 방지층을 통해 배선을 구성하는 구리가 패드로 확산되는 것을 방지함으로써, 패드 패터닝시 배선 부식(corrosion)이 발생되는 것을 억제하여 소자 특성이 저하되는 것을 방지할 수 있으며, 또한 패드의 융점이 높아지지 않도록 하여 와이어 본딩의 불량을 효과적으로 방지할 수 있다.

Claims (5)

  1. 배선이 형성된 기판상에 패시베이션층을 형성하고 패터닝하여 상기 배선을 노출시키는 공정과,
    상기 패시베이션층 상에 상기 배선과 접촉되는 제 1 확산 방지층을 형성하는 공정과,
    상기 제 1 확산 방지층의 표면을 질화시켜 물질 구조가 치밀한 제 2 확산방지층을 형성하는 공정과,
    상기 제 2 확산 방지층 상에 도전성 금속을 증착하고 상기 제 1 및 제 2 확산 방지층과 같이 상기 패시베이션층이 노출되도록 패터닝하여 패드를 형성하는 공정
    을 포함하는 반도체 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 배선은, 다마신(damascene) 방법을 이용한 구리로 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
  3. 제 1 항에 있어서,
    상기 제 1 확산 방지층은, Ti/TiN 또는 TiN으로 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 2 확산 방지층은, 상기 제 1 확산 방지층의 표면을 질화시켜 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
  5. 제 4 항에 있어서,
    상기 제 1 확산 방지층의 표면 질화는, SiH4로 플라즈마 처리 또는 열처리하여 수행하는 것을 특징으로 하는 반도체 소자 제조 방법.
KR1020060131512A 2006-12-21 2006-12-21 반도체 소자 제조 방법 KR100850075B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060131512A KR100850075B1 (ko) 2006-12-21 2006-12-21 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060131512A KR100850075B1 (ko) 2006-12-21 2006-12-21 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20080057799A true KR20080057799A (ko) 2008-06-25
KR100850075B1 KR100850075B1 (ko) 2008-08-04

Family

ID=39803540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060131512A KR100850075B1 (ko) 2006-12-21 2006-12-21 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR100850075B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008041992A1 (de) 2008-06-19 2009-12-24 Kia Motors Corporation Polypropylen-/Sojaproteinzusammensetzungen für Bioverbundmaterialien, Bioverbundfolie, welche selbiges verwendet und Verfahren zum Herstellen derselben
WO2024098569A1 (zh) * 2022-11-11 2024-05-16 长鑫存储技术有限公司 半导体结构及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398038B1 (ko) * 2000-12-18 2003-09-19 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR100376873B1 (ko) * 2000-12-21 2003-03-19 주식회사 하이닉스반도체 반도체 장치의 배선 및 배선 연결부와 그 제조방법
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008041992A1 (de) 2008-06-19 2009-12-24 Kia Motors Corporation Polypropylen-/Sojaproteinzusammensetzungen für Bioverbundmaterialien, Bioverbundfolie, welche selbiges verwendet und Verfahren zum Herstellen derselben
WO2024098569A1 (zh) * 2022-11-11 2024-05-16 长鑫存储技术有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
KR100850075B1 (ko) 2008-08-04

Similar Documents

Publication Publication Date Title
CN1925151A (zh) 半导体结构及其制造方法
JP2015079901A (ja) 半導体装置及び半導体装置の製造方法
JP2006049896A (ja) ハイパフォーマンスメタライゼーションキャップ層
US20190088618A1 (en) Method of manufacturing a semiconductor device
KR100850075B1 (ko) 반도체 소자 제조 방법
KR100595330B1 (ko) 반도체 소자의 금속배선 형성방법
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
KR100652317B1 (ko) 반도체 소자의 금속 패드 제조 방법
US20060148242A1 (en) Metallization method of semiconductor device
US7622331B2 (en) Method for forming contacts of semiconductor device
KR20090075883A (ko) 알루미늄 단자 금속층이 없는 금속화층 스택
JP2006179950A (ja) 半導体集積回路装置の製造方法
KR100552813B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20100011799A (ko) 반도체 소자의 제조방법
JP6405196B2 (ja) 半導体装置の製造方法
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
KR100737701B1 (ko) 반도체 소자의 배선 형성 방법
KR100789570B1 (ko) 반도체 소자 및 그 제조방법
KR100541153B1 (ko) 반도체 소자의 금속배선 형성방법
JP2006179645A (ja) 半導体装置及びその製造方法
KR20090124398A (ko) 반도체 소자 제조방법
KR101029105B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
US20080157372A1 (en) Metal Line of Semiconductor Device and Manufacturing Method Thereof
KR20100073779A (ko) 반도체 소자의 금속배선 및 그 제조 방법
KR100248620B1 (ko) 반도체장치의 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee