CN105706241A - Mos双极器件 - Google Patents

Mos双极器件 Download PDF

Info

Publication number
CN105706241A
CN105706241A CN201480042128.2A CN201480042128A CN105706241A CN 105706241 A CN105706241 A CN 105706241A CN 201480042128 A CN201480042128 A CN 201480042128A CN 105706241 A CN105706241 A CN 105706241A
Authority
CN
China
Prior art keywords
groove
well region
region
well
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480042128.2A
Other languages
English (en)
Other versions
CN105706241B (zh
Inventor
桑卡拉·麦达塞尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eco Semiconductors Ltd
Original Assignee
Eco Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eco Semiconductors Ltd filed Critical Eco Semiconductors Ltd
Publication of CN105706241A publication Critical patent/CN105706241A/zh
Application granted granted Critical
Publication of CN105706241B publication Critical patent/CN105706241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种集群绝缘栅双极晶体管(CIGBT)，包括漂移区(24)、形成于n型漂移区内的P阱区(20)、形成于P阱区(20)内的N阱区(22)、形成于N阱区(22)内的P基极区(32)以及阴极区(36)。一个或多个沟槽(40)形成在器件内，并且被配置成与漂移区(24)和可选的P阱区(20)纵向相交，以及与基极区(32)、N阱区(22)和P阱区(20)横向相交。在沟槽(4)的内表面上形成有绝缘膜，并且在绝缘膜上形成由栅极氧化物，以基本上填充沟槽并且形成栅极。

Description

MOS双极器件
技术领域
本发明涉及一种MOS双极器件，更具体地涉及一种集群绝缘栅双极晶体管(CIGBT)及其制造方法。
背景技术
传统地，低中功率应用中采用了功率金属氧化物场效应晶体管(MOSFET)。然而，已发现绝缘栅双极晶体管(IGBT)在这样的应用中能实现更好的切换性能，因为绝缘栅双极晶体管(IGBT)的通态功率损耗较低且电流密度较高。IGBT的额定功率增加缓慢并且被考虑用来替代中功率应用(诸如，高压直流(HDVC)逆变器系统和牵引驱动控制器)中的晶闸管。
MOS栅控晶闸管(MGT)器件被认为有前景替代基于晶体管的器件，因为MOS栅控晶闸管(MGT)器件表现出较低的正向电压降和改进的电流密度。国际专利申请No.WO01/18876中所描述的CIGBT是一种表现出独特的自夹紧特性的MOS栅控晶闸管器件，该自夹紧特性能够保护阴极单元在所有工作条件下都免受高阳极电压的影响。自夹紧特性还能够实现高栅极偏压的情况下达到电流饱和并且产生较低切换损耗，并且该CIGBT的低通态电压和高电压阻断能力使得其非常适合于替代IGBT。
本发明的目的在于使用CIGBT技术，提供一种阴极单元结构以及制造该阴极单元结构的方法。
发明内容
根据本发明，提供了一种包括至少一个单元的半导体器件，所述至少一个单元包括：第一导电类型的基极区，在所述基极区中设置有第一导电类型和第二导电类型的至少一个阴极区，所述至少一个阴极区通过导电触点连接在一起；第二导电类型的第一阱区；第一导电类型的第二阱区；第二导电类型的漂移区；第一导电类型的阳极区；以及阳极触点；其中，每个单元都被设置于所述第一阱区内，而所述第一阱区被设置于所述第二阱区内；
其中，所述器件包括细长的沟槽，所述细长的沟槽与所述第二阱区和所述漂移区纵向相交，并且与所述基极区和所述第一阱区横向相交；
其中，绝缘膜被设置成基本上覆盖所述沟槽的内表面，并且其中，栅极被设置在所述绝缘膜上以基本上填充所述沟槽；并且
其中，所述器件被配置成使得在所述器件的运行期间，位于所述基极区与所述第一阱区之间的接合处的耗尽区能够延伸至所述第一阱区和所述第二阱区之间的接合处，从而基本上使所述第一阱区的电势与所述阳极触点的电势的任何增加无关。
在本发明的第一示例性实施例中，沟槽被配置成与第一阱和第二阱横向相交，在这种情况下，根据需要，沟槽可穿过第二阱区的整个厚度延伸到漂移区内，或者不如此延伸。因此，沟槽可以完全不延伸至第二阱内，然而，如果沟槽确实延伸至第二阱区，则其可以在第二阱内终止或者可以穿过第二阱的整个厚度延伸至漂移区内。这取决于例如所需要的器件特性和加工限制因素。
同样根据本发明，提供了一种制造上面限定的半导体器件的方法，该方法包括如下步骤：在第二导电类型的半导体层内形成第二阱区，使得其余的半导体层形成漂移区；在第二阱区内形成第一阱区；在第一阱区内形成基极区；以及形成阴极区。该方法还包括形成细长的沟槽，使得该细长的沟槽与第二阱区和漂移区纵向相交，并且与基极区和第一阱区横向相交。
在本发明的示例性实施例中，该方法还包括如下步骤：在半导体衬底上形成多个根据权利要求1所述的半导体器件，这些器件被设置成一行或基本上平行的多行；以及以基本上平行的列的形式形成多个细长的沟槽，这些细长的沟槽基本上垂直于一行或多行的半导体器件而延伸，使得每个沟槽与至少一个半导体器件的第二阱区和漂移区纵向相交，并且与至少一个半导体器件的基极区和第一阱区横向相交。
所述沟槽或每个沟槽可以被配置成与相应的半导体器件的第一阱区和第二阱区横向相交，而优选地，所述沟槽或每个沟槽没有延伸穿过第二单元区域的整个厚度。
该方法还可以包括如下步骤：在所述沟槽或每个沟槽的内表面上形成绝缘层，以及形成栅极，所述栅极被配置成基本上填充相应的沟槽。
在本发明的一个示例性实施例中，所述一行器件或每行器件中的每个器件可以被配置成可操作的。
然而，在本发明的可替代示例性实施例中，只有一部分器件可被配置成可操作的，而其余器件指定为虚设单元(dummycell)。例如，交替行的器件中的每个器件可以被配置成可操作的，而其余行的器件被指定为虚设单元。
本发明扩展到一种半导体结构，其包括上面限定的多个半导体器件，这些半导体器件被布置成多行基本上平行的器件，并且包括被布置成多行基本上平行的多个沟槽，这些沟槽基本上垂直于多行半导体器件，每个沟槽被配置成与第二阱区和漂移区纵向相交，并且与每行器件中的器件的基极区、第一阱区和第二阱区横向相交；并且其中，绝缘膜被设置成基本上覆盖至少一个沟槽的内表面，在该绝缘膜上形成有栅极以基本上填充所述沟槽或每个所述沟槽。
附图说明
现在将仅通过示例的方式并参照附图来对本发明的示例性实施例进行描述，在附图中：
图1a是根据本发明的示例性实施例的阴极结构的示意性局部横截面前视图；
图1b是根据本发明的示例性实施例的包括虚设沟槽的阴极结构的示意性局部横截面侧视图；
图1c是承载有多个阴极单元的结构的示意性俯视图；
图2a至图2e是根据本发明的相应的示例性实施例的阴极几何结构的示意性俯视图；
图2f是承载有多个阴极单元的结构的俯视图，该俯视图示出了可以如何将这些阴极单元建立在单个衬底上；
图2g是图2a的几何结构的俯视图，为了清晰起见省略了连接沟槽。
图3a至图3e是示出了根据本发明的示例性实施例的器件的制造方法的各个阶段的横截面示意图；
图3f是为了示出沟槽的构造，根据本发明的示例性实施例的器件的单个单元的示意性俯视图；
图4示出了根据本发明的示例性实施例的器件的相对的掺杂曲线；以及
图5示出了根据本发明的示例性实施例的结构，该结构示出了使用平整的栅极连接集群(cluster)。
具体实施方式
参照附图中的图1a，其中，为了示出根据本发明的示例性实施例制成的各单元的内部结构，省略了接触层、阳极区和阳极触点以及阴极区。因此，图1a示出了通常为单晶硅的半导体材料的主体的一部分10。该器件是由N型硅制成的NPT(非贯穿型)器件，通过该N型硅进行扩散以在上表面提供阴极单元的图案。PT(贯穿型)和/或场阑(FS)技术也在本发明的范围内。
器件结构包括N漂移区24，在该N漂移区24内扩散有P阱20。该器件还包括N阱22，该N阱22在P阱20内扩散，以垂直地且横向地位于P阱内，从而在使用时离开位于主电流路径中的P区20a。区20b提供了被MOSFET栅极140覆盖的沟道。在图1a、图1b和图1c中，栅极氧化物显示为黑色。
在N阱22内，设置有由沟槽隔开的集群的阴极单元，并且每个单元在结构上相同，因此，仅对其中之一进行详细描述。因此，每个单元包括扩散至N阱22内的浅(shallow)P基极32。
在附图中的图4中，示出了根据本发明示例性实施例的器件的相对掺杂曲线。
所有的扩散是使用例如多种传统光刻步骤通过上表面来进行。用于实现这些扩散的特定方法对于本发明而言并非关键点，可以使用用于实现扩散区的任何公知的方法，因此，将不再进一步对该方法进行描述。然而，本领域的技术人员应当理解的是，能够使用生长方法形成该结构，该结构涉及诸如外延区的那些选择性的区或其他区，特别的而非排他性地适合于使诸如碳化硅器件的宽带隙的器件。
现在参照附图中的图1b，并且如先前所陈述的，N阱包括集群的阴极单元，每个单元具有相同的对称结构。这些单元形成在与每个单元的栅极结构相交的单个P基极区32中。基极结构包括沟槽40，该沟槽40由表面26蚀刻，并且从该表面延伸至P阱区20内。在可替代的实施例中，沟槽40可以仅延伸至N阱区内，或者一直穿过P阱的厚度延伸至漏极区20内。多晶硅栅极38位于沟槽内，并且通过栅极氧化物33与相邻的硅材料隔离。
在本发明的示例性实施例中，在形成了沟槽栅极后，P+区34选择性地扩散至P基极32内，并且N+阴极区36扩散至P+区34内，阴极区与P+基极区34形成非整流接合处。在可替代示例性实施例中，可以在形成沟槽40之前形成P+区34和阴极区36，从而形成沟槽，使得其延伸穿过P+区34和阴极区36，以及P基极区32和N阱22。
因此，在任何情况下，在邻近表面处，使N+区36形成在基极材料32内。区132a和132b分别提供MOSFET沟道，每个MOSFET沟道具有源极36和位于栅极附近的P阱20的部分122处的漏极。栅极对从阴极/源极触点金属化层(140，图3a)至P阱之间的传导进行控制。在图3b中，阴极触点由延伸至每个源极区36的金属化层提供，并且，应当注意的是，在表面26处，触点对N+区36与P+基极34之间的各PN接合处进行桥接。
在漂移区24的下表面上形成P+阳极区14，对P+阳极区14形成阳极触点16。
在某些情况下，为了增大阴极单元的N阱与相邻单元的N阱之间的空间，可能需要在结构内设置所谓的“虚设单元”。这可以通过包括诸如图1b中所述的单元来简单地实现，只不过该虚设单元为浮动状态或接地，从而是不可操作的。在虚设单元中不存在n+区。因此，虚设单元可以与阴极连接，或不与阴极连接。这些虚设单元可以独立地分散在集群内。此外，可操作单元中的一些沟槽40a可以被指定为“虚设沟槽”。这在图1b的布置中，通过简单地省略用于被指定为虚设沟槽的沟槽的阴极触点37，使这些阴极触点37休眠或不可操作的来实现。结构内的虚设单元的数量和可操作单元内的虚设沟槽的数量取决于设计、所使用的制造方法以及所需要的器件特性。然而，已经表明在阴极单元结构中使用虚设单元能够改善导通状态损耗与关闭状态损耗之间的折中。如上所述，虚设单元可以呈浮动状态或接地。虚设单元和虚设沟槽可以一起接地或呈浮动状态。虚设沟槽也可以呈浮动状态。
可以构想出多种不同可能的沟槽构造以结合上述器件使用。现在参照附图中的图2a、2b、2c、2d和2e，示出了四种不同可能的条状的阴极几何结构。图2a示出了条状设计，其中存在100％接触，并且沿着轴线没有设置虚设单元使得所有的阴极单元是“活动”元件。附图中的图2g中进行了更清晰的显示，其中，(与其他沟槽集群)连接的沟槽被省略。图2b示出了其中每个有效单元存在一个虚设单元的情况，其中，沟槽40之间的黑色区300为虚设区。在示出的布置中，虚设区沿着Y轴进行设置。图2c示出了每个单元沟槽存在两个虚设区的情况，以及图2d示出了每个单元沟槽存在三个虚设区的情况。
图2e示出了虚设区300垂直于沟槽40定位的情况。
阴极集群可以一起构造。例如，参照附图中的图1c和图2f，示出了条状构造，其中阴极单元的块100之间有多个平行的“条”或沟槽40，其中，每个单元设置有一组栅极触点(未示出)并且由此经由沟槽102连接至电源。应当理解的是，这些连接沟槽不需要以所示的方式进行配置，即，纵向地和/或水平地穿过器件—设想具有大量可替代的结构(例如，Z字形图案)，并且本发明绝非意在对这方面进行限制。大量沟槽栅极可以分散在集群之间，这取决于所使用的具体设备的负荷条件。然而，在图2b中，“活动”块之间具有较宽的空间，并且在图2c和图2d中，也具有较宽的空间。在这些空间中并不一定有“虚设”沟槽。然而，从包括易于蚀刻和光刻的制造限制因素来看，这是可取的，从而避免针对每个设计来更改光刻或蚀刻的掩模。在所有的构造中，如图1b所示，可以看出，相同的沟槽与每个器件的漂移区和P阱区纵向相交，并且与基极区、N阱区和P阱区横向相交。
应当理解的是，如附图中的图5所示，平面栅极可以用于连接集群的单元。
此外，参照图1b，当超过阈值电压的正偏压被施加至栅极时，阴极MOSFET会导通，并且电子会被提供到N漂移区24内。当阳极电压超过双极接通电压时，会从阳极注入空穴。然而，没有用于空穴直接流入阴极区的路径。结果是，P阱区20的电势增大。N区22的浓度在器件的整体性能方面起到重要的作用，并且与在具有电荷存储IGBT(CS-IGBT)的情况下一样，N区22的浓度超过用于为空穴创建屏障所需要的临界极限。当控制栅极导通时，通过N阱区中形成的累积区和P基极区32中的反向沟道，N阱22受阴极电势约束。随着P阱与N阱的接合处的电势差增加到超过其内置电势(built-inpotential)，会导致晶闸管导通。
一旦晶闸管导通，则N阱/P阱(22/20)电势会随着阳极电压的进一步增大而增大。这种电势的增大导致P基极32/N阱22耗尽区增强。当N阱22的浓度低于P基极32的浓度时，耗尽区主要移动到N阱区内。在某一电压下(由掺杂浓度、N阱的深度、P基极的深度以及MOS沟道饱和特性决定)，耗尽层接触P阱/N阱接合处23，并且在此处器件被固定(clamp)。该自我固定特征确保了只有在穿过P阱/N漂移(20/24)区的情况下阳极电势的任何进一步的增大才会下降。
器件的关断性能类似于IGBT的关断性能。当控制栅极关断时，穿过P基极/N阱(32/22)的电势会增大直到出现自我固定为止。当被固定时，P阱20的广泛特性使得空穴能够有效地被收集到P基极区32、34。
应当理解的是，可以想到其他设计，通过该设计单个细长的沟槽用于与P阱和漂移区纵向相交并且与集群的绝缘栅极双极晶体管的基极区、N阱区和P阱区横向相交，并且本发明并非意在对这方面进行限制。
现在将参照附图中的图3a至3h对示例性制造方法进行描述。因此，参照图3a，该方法开始于制得的具有上表面201和相对的下表面202的n型半导体200。接下来，如图3b所示，通过例如光刻和离子注入穿过n型半导体200的上表面201形成P阱层220。参照附图中的图3c，通过例如光刻和离子注入再次穿过结构的上表面201在P阱层220内形成N阱层222。在图3d中，看出再次借助于例如光刻和离子注入来在N阱层222内形成P基极层232。
现在参照附图中的图3e，通过例如干式蚀刻的方式选择性地形成作为栅极的沟槽240。形成这些沟槽240，使得其与P基极层232、N阱层222和P阱层220横向相交，然而，这些沟槽可以在N阱区222内终止或者穿过P阱区220延伸到漂移区内。如图3f的示意性俯视图所示，这些沟槽还可以与衬底200、P阱层220和N阱层222纵向相交。在一个示例性实施例中，在形成沟槽栅极之后，选择性地形成P+层234和阴极层236，但是也可以在形成沟槽之前形成这些层。
再次参考图3e，沟槽240的内表面被栅极氧化物(绝缘膜240)覆盖，以及栅电极244形成在栅极氧化物膜242上以填充这些沟槽。栅电极244可以通过例如本领域技术人员所公知的任意合适的方法由诸如化学气相沉积(CVD)掺杂的多晶硅形成。绝缘膜(未示出)选择性地形成在沟槽开口上方，并且阳极电极(未示出)形成在该结构的上表面上方。
最后，N+缓冲层(未示出)(必要时)和P阳极层形成在n型衬底200的下侧202上。然而，应当理解的是，在NPT技术中不需要缓冲层。
应当理解的是，本发明并非意在以任何方式对形成器件的每个区和每个层进行限制。对本领域的技术人员而言，大量合适的沉积、蚀刻和注入方法中的任意一个都是显然的，并且这些都意在落入本发明的范围内。

Claims (20)

1.一种包括至少一个单元的半导体器件，所述至少一个单元包括：第一导电类型的基极区，在所述基极区中设置有第一导电类型和第二导电类型的至少一个阴极区，所述至少一个阴极区通过导电触点连接在一起；第二导电类型的第一阱区；第一导电类型的第二阱区；第二导电类型的漂移区；第一导电类型的阳极区；以及阳极触点；
其中，每个单元都被设置于所述第一阱区内，而所述第一阱区被设置于所述第二阱区内；
其中，所述器件包括细长的沟槽，所述细长的沟槽与所述第二阱区和所述漂移区纵向相交，并且与所述基极区和所述第一阱区横向相交；
其中，绝缘膜被设置成基本上覆盖所述沟槽的内表面，并且其中，第一栅极形成在所述绝缘膜上以基本上填充所述沟槽；并且
其中，所述器件被配置成使得在所述器件的运行期间，位于所述基极区与所述第一阱区之间的接合处的耗尽区能够延伸至所述第一阱区和所述第二阱区之间的接合处，从而基本上使所述第一阱区的电势与所述阳极触点的电势的任何增加无关。
2.根据权利要求1所述的半导体器件，其中，所述沟槽被配置成与第一阱和第二阱横向相交。
3.根据权利要求2所述的半导体器件，其中，所述沟槽没有延伸穿过所述第二阱区的整个厚度。
4.根据权利要求2所述的半导体器件，其中，所述沟槽穿过所述第二阱的整个厚度延伸至所述漂移区内。
5.一种制造根据权利要求1所述的半导体器件的方法，所述方法包括如下步骤：在第二导电类型的半导体层内形成所述第二阱区，使得其余的半导体层形成所述漂移区；在所述第二阱区内形成所述第一阱区；在所述第一阱区内形成所述基极区；以及形成所述阴极区；
所述方法还包括形成细长的沟槽，使得所述细长的沟槽与所述第二阱区和所述漂移区纵向相交，并且与所述基极区和所述第一阱区横向相交。
6.根据权利要求5所述的方法，其中，在形成所述阴极区之前形成所述沟槽。
7.根据权利要求5或权利要求6所述的方法，包括如下步骤：在半导体衬底上形成多个根据权利要求1所述的半导体器件，所述器件被设置成一行或基本上平行的多行；以及以基本上平行的列的形式形成多个细长的沟槽，这些细长的沟槽基本上垂直于一行或多行的所述半导体器件而延伸，使得每个沟槽与至少一个半导体器件的所述第二阱区和所述漂移区纵向相交，并且与至少一个半导体器件的所述基极区和所述第一阱区横向相交。
8.根据权利要求5至7中任一项所述的方法，其中，所述沟槽或每个沟槽与相应的半导体器件的所述第一阱区和所述第二阱区横向相交。
9.根据权利要求8所述的方法，其中，所述沟槽或每个沟槽没有延伸穿过所述第二单元区域的整个厚度。
10.根据权利要求8所述的方法，其中，所述沟槽或每个沟槽穿过所述第二阱区的整个厚度横向延伸至所述漂移区内。
11.根据权利要求5至10中任一项所述的方法，还包括如下步骤：在所述沟槽或每个沟槽的内表面上形成绝缘层，以及形成栅极，所述栅极被配置成基本上填充相应的沟槽。
12.根据权利要求7至11中任一项所述的方法，其中，所述一行器件或每行器件中的每个器件被配置成可操作的。
13.根据权利要求7至11中任一项所述的方法，其中，一部分器件被配置成可操作的，其余的不可操作的器件被指定为虚设单元。
14.根据权利要求13所述的方法，其中，交替行的器件中的每个器件被配置成可操作的，其余行的器件被指定为虚设单元。
15.一种包括根据权利要求1至4中任一项所述的多个半导体的半导体结构，所述多个半导体被设置成多行基本上平行的器件，并且包括被布置成多行基本上平行的多个沟槽，所述多个沟槽基本上垂直于多行半导体器件，每个沟槽被配置成与所述第二阱区和所述漂移区纵向相交，并且与每行器件中的器件的所述基极区、所述第一阱区和所述第二阱区横向相交；并且其中，绝缘膜被设置成基本上覆盖至少一个所述沟槽的内表面，在所述绝缘膜上形成有栅极，以基本上填充所述沟槽或每个所述沟槽。
16.根据权利要求14所述的结构，其中，所述一行器件或每行器件中的每个器件被配置成可操作的。
17.根据权利要求14所述的结构，其中，一部分器件被配置成可操作的，其余的不可操作的器件被指定为虚设单元。
18.根据权利要求14所述的结构，其中，交替行的器件中的每个器件被配置成可操作的，其余行的器件被指定为虚设单元。
19.根据权利要求14至17中任一项所述的结构，其中，多个单元和/或多个器件通过连接部件以集群的方式连接在一起。
20.根据权利要求18所述的结构，其中，所述连接部件包括一个或多个沟槽。
CN201480042128.2A 2013-07-23 2014-07-02 Mos双极器件 Active CN105706241B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB1313126.3 2013-07-23
GBGB1313126.3A GB201313126D0 (en) 2013-07-23 2013-07-23 MOS-Bipolar Device
GB1314474.6 2013-08-13
GBGB1314474.6A GB201314474D0 (en) 2013-07-23 2013-08-13 MOS-Bipolar device
PCT/GB2014/052013 WO2015011440A1 (en) 2013-07-23 2014-07-02 Mos-bipolar device

Publications (2)

Publication Number Publication Date
CN105706241A true CN105706241A (zh) 2016-06-22
CN105706241B CN105706241B (zh) 2019-12-31

Family

ID=49119141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480042128.2A Active CN105706241B (zh) 2013-07-23 2014-07-02 Mos双极器件

Country Status (10)

Country Link
US (1) US10170605B2 (zh)
EP (1) EP3025373B1 (zh)
JP (1) JP6495272B2 (zh)
KR (1) KR102173473B1 (zh)
CN (1) CN105706241B (zh)
AU (1) AU2014294820B2 (zh)
CA (1) CA2918848A1 (zh)
ES (1) ES2942334T3 (zh)
GB (3) GB201313126D0 (zh)
WO (1) WO2015011440A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112721B4 (de) 2016-07-12 2022-02-03 Infineon Technologies Ag n-Kanal-Leistungshalbleitervorrichtung mit p-Schicht im Driftvolumen
DE102016117264B4 (de) 2016-09-14 2020-10-08 Infineon Technologies Ag Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE102017107174B4 (de) 2017-04-04 2020-10-08 Infineon Technologies Ag IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102017124871B4 (de) 2017-10-24 2021-06-17 Infineon Technologies Ag Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102017124872B4 (de) 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
GB2606383A (en) 2021-05-06 2022-11-09 Eco Semiconductors Ltd A semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044415A (ja) * 1999-05-26 2001-02-16 Toyota Central Res & Dev Lab Inc サイリスタを有する半導体装置及びその製造方法
CN1373905A (zh) * 1999-09-08 2002-10-09 德蒙特福特大学 双极金属氧化物半导体场效应晶体管器件
US20040094798A1 (en) * 2002-09-02 2004-05-20 Kabushiki Kaisha Toshiba Semiconductor device
US20070252195A1 (en) * 2006-04-27 2007-11-01 Fuji Electric Device Technology Co., Ltd. Vertical and trench type insulated gate mos semiconductor device
US20090008674A1 (en) * 2007-07-05 2009-01-08 Florin Udrea Double gate insulated gate bipolar transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4130356B2 (ja) * 2002-12-20 2008-08-06 株式会社東芝 半導体装置
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5634318B2 (ja) 2011-04-19 2014-12-03 三菱電機株式会社 半導体装置
US8564047B2 (en) 2011-09-27 2013-10-22 Force Mos Technology Co., Ltd. Semiconductor power devices integrated with a trenched clamp diode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044415A (ja) * 1999-05-26 2001-02-16 Toyota Central Res & Dev Lab Inc サイリスタを有する半導体装置及びその製造方法
CN1373905A (zh) * 1999-09-08 2002-10-09 德蒙特福特大学 双极金属氧化物半导体场效应晶体管器件
US20040094798A1 (en) * 2002-09-02 2004-05-20 Kabushiki Kaisha Toshiba Semiconductor device
US20070252195A1 (en) * 2006-04-27 2007-11-01 Fuji Electric Device Technology Co., Ltd. Vertical and trench type insulated gate mos semiconductor device
US20090008674A1 (en) * 2007-07-05 2009-01-08 Florin Udrea Double gate insulated gate bipolar transistor

Also Published As

Publication number Publication date
KR20160035029A (ko) 2016-03-30
GB201313126D0 (en) 2013-09-04
WO2015011440A1 (en) 2015-01-29
US10170605B2 (en) 2019-01-01
CN105706241B (zh) 2019-12-31
GB201314474D0 (en) 2013-09-25
EP3025373A1 (en) 2016-06-01
EP3025373B1 (en) 2022-12-21
ES2942334T3 (es) 2023-05-31
GB201314475D0 (en) 2013-09-25
JP2016527722A (ja) 2016-09-08
AU2014294820B2 (en) 2018-04-05
KR102173473B1 (ko) 2020-11-03
AU2014294820A1 (en) 2016-02-11
JP6495272B2 (ja) 2019-04-03
US20160155831A1 (en) 2016-06-02
CA2918848A1 (en) 2015-01-29

Similar Documents

Publication Publication Date Title
KR100714857B1 (ko) 절연 게이트형 반도체장치
US9023692B2 (en) Semiconductor device and semiconductor device manufacturing method
JP6021908B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP5261980B2 (ja) 絶縁ゲート型半導体装置の製造方法
CN102376709B (zh) 半导体器件
JP6369173B2 (ja) 縦型半導体装置およびその製造方法
KR101840903B1 (ko) 절연 게이트 바이폴라 트랜지스터
JP4393144B2 (ja) 電力用半導体装置
JP2004022941A (ja) 半導体装置
CN109659351B (zh) 绝缘栅双极晶体管
CN105706241A (zh) Mos双极器件
JP2009088005A (ja) 半導体装置およびその製造方法
JP5833277B1 (ja) 半導体装置
JP2008311301A (ja) 絶縁ゲートバイポーラトランジスタ
JP5687582B2 (ja) 半導体素子およびその製造方法
KR20080095768A (ko) 반도체 장치
JP2019087611A (ja) スイッチング素子とその製造方法
JP6792345B2 (ja) 半導体装置の製造方法
JP2005209811A (ja) 半導体装置
JP2006261562A (ja) 半導体装置
CN105830221A (zh) 反向传导半导体装置
JP2009135224A (ja) 絶縁ゲートバイポーラトランジスタ
JP2006279064A (ja) 半導体装置の製造方法
GB2606383A (en) A semiconductor device
JP2006179815A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant