CN114068678A - 超结沟槽栅mosfet器件及其制造方法 - Google Patents

超结沟槽栅mosfet器件及其制造方法 Download PDF

Info

Publication number
CN114068678A
CN114068678A CN202111412104.XA CN202111412104A CN114068678A CN 114068678 A CN114068678 A CN 114068678A CN 202111412104 A CN202111412104 A CN 202111412104A CN 114068678 A CN114068678 A CN 114068678A
Authority
CN
China
Prior art keywords
region
drift region
heavily doped
type
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111412104.XA
Other languages
English (en)
Inventor
许昭昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202111412104.XA priority Critical patent/CN114068678A/zh
Publication of CN114068678A publication Critical patent/CN114068678A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请公开了超结沟槽栅MOSFET制造方法，包括：在半导体衬底内形成第一漂移区，在第一漂移区上形成第二漂移区；在第二漂移区上形成沟槽，在所述沟槽内依次沉积沟槽介质层和沟槽多晶硅层，在半导体衬底表面形成第二导电类型体区；对第二导电类型体区进行第一导电类型重掺杂注入形成第一重掺杂区，选择性注入形成第二导电类型注入区；对第一重掺杂区进行刻蚀形成接触孔，进行第二导电类型重掺杂注入并热扩散形成第二重掺杂区，同时激活第二导电类型注入区杂质。在超结沟槽栅MOSFET制造方法中，第一导电类型的第一漂移区由于掺杂浓度小，无需第二导电类型注入区也能耗尽，因此可以降低第二导电类型注入区的注入能量，从而降低了工艺难度。

Description

超结沟槽栅MOSFET器件及其制造方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种超结沟槽栅MOSFET器件及其制造方法。
背景技术
沟槽栅MOSFET器件广泛用于功率转换电路，常用于功率开关器件。沟槽栅的特征导通电阻(Specific on-Resistance，Rsp)和击穿电压(Breakdown Voltage,BV)是其重要的参数指标之一，获得更高的击穿电压以及更低的导通电阻可以提高产品的竞争力。
现有的沟槽栅超结MOS器件包括N+型衬底、N-型外延层(N-epi)、P型柱体结构(Ppillar)、栅氧化层、多晶硅栅极(Poly Gate)、P型体区(Pbody)；通过在器件内部引入P型柱体结构，可以实现横向的P型柱/N-型外延层耗尽，这样可以在很低电阻率的N-型外延层下，就实现很高耐压，并降低导通电阻。
图1是现有技术中提供的超结沟槽栅MOSTET器件结构剖面结构示意图。参照图1，N型衬底101上外延形成N型漂移区1011，在N型漂移区1011内上部形成沟槽栅结构，沟槽栅结构包括沟槽结构以及N型多晶硅栅极102，沟槽结构的内表面形成有沟槽介质层103，N型多晶硅栅极102位于沟槽结构内，N型漂移区1011内部形成P型体区104，在P型体区104的上部进行N型重掺杂注入形成第一重掺杂区105，采用硼注入在第一重掺杂区105下方形成辅助N型漂移区1011耗尽的P型注入区106，对第一重掺杂区105进行刻蚀形成接触孔107，在P型注入区106和接触孔107之间形成第二重掺杂区108，沟槽栅结构上沉积有层间介质层109，在第一重掺杂区105和层间介质层109上沉积第一金属层形成源端金属层110，在N型衬底101背面沉积第二金属层形成漏端金属层111。
P型注入区106底端尽可能靠近N型衬底101的顶端，可使整个N型漂移区1011的浓度提高，但是通过注入形成的P型注入区106，由于硼注入能量的限制，使得硼能量大于3000Kev的工艺条件受到了限制，特别对于BV>80V(Epi厚度>5um),硼注入能量需大于2500KeV才能使得P-pillar的底端尽可能的靠近高掺杂的衬底，因此仅仅通过增加注入P型注入区106的能量来实现BV>80V，显然增加了中高压超结-沟槽栅器件的工艺难度。
发明内容
本申请提供了一种超结沟槽栅MOSFET器件及其制造方法，以解决当前仅仅通过增加注入P型注入区的能量获得较高的击穿电压，增加了中高压超结-沟槽栅器件的工艺难度的问题。
一方面，本申请实施例提供了一种超结沟槽栅MOSFET制造方法，包括：
步骤一、在半导体衬底内形成第一导电类型的第一漂移区，在所述第一漂移区上形成第一导电类型的第二漂移区，所述第一导电类型的第一漂移区掺杂浓度小于所述第一导电类型的第二漂移区的掺杂浓度；
步骤二、在所述第二漂移区上形成沟槽，在所述沟槽内依次沉积或热氧化形成沟槽介质层和沟槽多晶硅层，在所述半导体衬底表面形成第二导电类型体区，所述第二导电类型体区位于所述沟槽之间；
步骤三、对所述第二导电类型体区进行第一导电类型重掺杂注入形成第一重掺杂区，选择性注入形成辅助第一导电类型漂移区耗尽的第二导电类型注入区；
步骤四、对所述第一重掺杂区进行刻蚀形成接触孔，进行第二导电类型重掺杂注入并热扩散形成第二重掺杂区，同时激活所述第二导电类型注入区杂质；
步骤五、沉积层间介质层，在所述第二漂移区上的所述第一重掺杂区表面以及所述层间介质层表面沉积第一金属层形成源端金属层，在所述半导体衬底背面沉积第二金属层形成漏端金属层。
优选地，所述第一导电类型的第一漂移区掺杂浓度为5e14～5e15cm^-3，所述第一导电类型的第二漂移区掺杂浓度为5e15～1e17cm^-3。
优选地，在步骤二中，所述第一导电类型的第二漂移区内上部通过注入第二导电类型杂质并经热推进形成第二导电类型体区，所述第二导电类型体区的结深不超过所述沟槽的底部。
优选地，在步骤三中对所述第二导电类型体区进行第一导电类型重掺杂注入后，并经热过程将杂质激活。
优选地，在步骤四中，在所述第一重掺杂区表面旋涂光刻胶，利用所述光刻胶刻蚀所述第一重掺杂区以形成所述接触孔，所述接触孔形成后，带胶进行第二导电类型重掺杂注入并热扩散形成第二重掺杂区。
为解决上述技术问题，本发明提供一种超结沟槽栅MOSFET器件，包括：
在半导体衬底内形成的第一导电类型的第一漂移区，以及在所述第一漂移区上形成的第一导电类型的第二漂移区，所述第一导电类型的第一漂移区掺杂浓度小于所述第一导电类型的第二漂移区的掺杂浓度；
所述第二漂移区上形成有沟槽，所述沟槽内形成有沟槽介质层和沟槽多晶硅层，在所述半导体衬底表面形成有第二导电类型体区，所述第二导电类型体区位于所述沟槽之间；
在所述第二导电类型体区表面形成有第一重掺杂区，在所述第一重掺杂区下方选择性注入形成有辅助第一导电类型漂移区耗尽的第二导电类型注入区；
在所述第一重掺杂区表面形成接触孔，在所述接触孔和所述第二导电类型注入区之间形成第二重掺杂区；
所述沟槽上形成有层间介质层，在所述层间介质层和所述第二漂移区上的所述第一重掺杂区表面形成有源端金属层，在所述半导体衬底背面形成有漏端金属层。
本申请技术方案，至少包括如下优点：在超结沟槽栅MOSFET制造方法中，将中高压超结-沟槽栅MOSFET中单一较高掺杂浓度的第一导电类型漂移区改成采用两次不同掺杂浓度漂移区，其中第一导电类型的第一漂移区掺杂浓度小于第一导电类型的第二漂移区的掺杂浓度，选择性注入形成的第二导电类型注入区辅助耗尽第一导电类型的第二漂移区，而第一导电类型的第一漂移区由于掺杂浓度小，无需第二导电类型注入区也能耗尽，因此第二导电类型注入区的底端只需要尽可能靠近第一导电类型的第一漂移区的顶端即可，因此可以降低第二导电类型注入区的注入能量，从而降低了工艺难度。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中提供的超结沟槽栅MOSTET器件结构剖面结构示意图；
图2是本申请一个示例性实施例提供的超结沟槽栅MOSFET制造方法的步骤流程示意图；
图3a为超结沟槽栅MOSFET制造方法进行步骤一之后的超结沟槽栅MOSFET器件结构剖面结构示意图；
图3b为超结沟槽栅MOSFET制造方法进行步骤二之后超结沟槽栅MOSFET器件结构剖面结构示意图；
图3c为超结沟槽栅MOSFET制造方法进行步骤三之后超结沟槽栅MOSFET器件结构剖面结构示意图；
图3d为超结沟槽栅MOSFET制造方法进行步骤四之后超结沟槽栅MOSFET器件结构剖面结构示意图；
图3e为超结沟槽栅MOSFET制造方法进行步骤五之后超结沟槽栅MOSFET器件结构剖面结构示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
图2是本申请一个示例性实施例提供的超结沟槽栅MOSFET制造方法的步骤流程示意图。参照图2，一种超结沟槽栅MOSFET制造方法，包括：
S21、在半导体衬底内形成第一导电类型的第一漂移区，在所述第一漂移区上形成第一导电类型的第二漂移区，所述第一导电类型的第一漂移区掺杂浓度小于所述第一导电类型的第二漂移区的掺杂浓度；
S22、在所述第二漂移区上形成沟槽，在所述沟槽内依次沉积或热氧化形成沟槽介质层和沟槽多晶硅层，在所述半导体衬底表面形成第二导电类型体区，所述第二导电类型体区位于所述沟槽之间；
S23、对所述第二导电类型体区进行第一导电类型重掺杂注入形成第一重掺杂区，选择性注入形成辅助第一导电类型漂移区耗尽的第二导电类型注入区；
S24、对所述第一重掺杂区进行刻蚀形成接触孔，进行第二导电类型重掺杂注入并热扩散形成第二重掺杂区，同时激活所述第二导电类型注入区杂质；
S25、沉积层间介质层，在所述第二漂移区上的所述第一重掺杂区表面以及所述层间介质层表面沉积第一金属层形成源端金属层，在所述半导体衬底背面沉积第二金属层形成漏端金属层。
为了更直观的揭露本发明之技术特征，凸显本发明之有益效果，现结合具体实施方式，对本发明超结沟槽栅MOSFET制造方法的工作原理进行阐释。在具体实施方式中，所述各功能层的形成工艺、方法、结构性状、尺寸等仅为列举，不应视为对本发明技术方案的限制。对本领域常规工艺方法、材料等不再赘述。
对于N型超结MOSFET器件的制造方法，所述第一导电类型为N型，所述第二导电类型为P型；对于P型超结MOSFET器件的制造方法，所述第一导电类型为P型，所述第二导电类型为N型。在本发明实施例中，以N型超结MOSFET器件的制造方法为例来进行阐明其工作原理。
图3a为超结沟槽栅MOSFET制造方法进行步骤一之后的超结沟槽栅MOSFET器件结构剖面结构示意图。参照图3a，在N型衬底301上外延形成第一N型漂移区3011，在第一N型漂移区3011上外延形成第二N型漂移区3012，第一N型漂移区3011掺杂浓度小于第二N型漂移区3012掺杂浓度。在本发明实施例中，所述第一N型漂移区3011掺杂浓度为5e14～5e15cm^-3，所述第二N型漂移区3012掺杂浓度为5e15～1e17cm^-3。
图3b为超结沟槽栅MOSFET制造方法进行步骤二之后超结沟槽栅MOSFET器件结构剖面结构示意图。参照图3b，在第二N型漂移区3012内部上部形成沟槽栅结构，沟槽栅结构包括沟槽结构和N型多晶硅栅极302，沟槽结构的内表面形成有沟槽介质层303，即栅极氧化层，N型多晶硅栅极302位于沟槽结构内，第二N型漂移区3012内部上部通过注入P型杂质并经热推进形成P型体区304，P型体区304位于相邻的沟槽栅结构之间，P型体区304的结深不超过沟槽栅结构的底部。
图3c为超结沟槽栅MOSFET制造方法进行步骤三之后超结沟槽栅MOSFET器件结构剖面结构示意图。参照图3c，对P型体区304进行N型重掺杂注入形成第一重掺杂区305并进行热激活，在第一重掺杂区305上旋涂光刻胶，以光刻胶为阻挡层，采用小于2500Kev的硼注入形成辅助N型漂移区耗尽的P型注入区306，避免第一重掺杂区305的激活热过程对辅助N型漂移区耗尽的P型注入区306进行推进。辅助N型漂移区耗尽的P型注入区306的底端尽可能靠近第一N型漂移区3011的顶端。
图3d为超结沟槽栅MOSFET制造方法进行步骤四之后超结沟槽栅MOSFET器件结构剖面结构示意图。参照图3d，对所述第一重掺杂区305进行刻蚀形成接触孔307，接触孔307刻蚀形成后，不去除刻蚀时需要的光刻胶，带胶进行P型重掺杂注入并热扩散形成第二重掺杂区308，同时激活所述P型注入区306杂质。
图3e为超结沟槽栅MOSFET制造方法进行步骤五之后超结沟槽栅MOSFET器件结构剖面结构示意图。参照图3e，在沟槽栅结构上沉积层间介质层309，在第一重掺杂区305表面以及所述层间介质层309表面沉积第一金属层形成源端金属层310，在N型衬底301背面沉积第二金属层形成漏端金属层311。
综上所述，本申请实施例中，在超结沟槽栅MOSFET制造方法中，将中高压超结-沟槽栅MOSFET中单一较高掺杂浓度的N型漂移区改成采用两次不同掺杂浓度漂移区，其中第一N型漂移区掺杂浓度小于第二N型漂移区，选择性注入形成的P型注入区辅助耗尽第二N型漂移区，而第一N型漂移区由于掺杂浓度小，无需P型注入区也能耗尽，因此P型注入区的底端只需要尽可能靠近第一N型漂移区的顶端即可，因此可以降低P型注入区的注入能量，从而降低了工艺难度。
本发明还提供一种超结沟槽栅MOSFET器件，其由上述实施例所述的超结沟槽栅MOSFET制造方法制造，参照图3e，一种超结沟槽栅MOSFET器件，包括：N型衬底301上外延形成的第一N型漂移区3011，在第一N型漂移区3011上外延形成的第二N型漂移区3012，在第二N型漂移区3012内部上部形成有沟槽栅结构，包括沟槽结构以及N型多晶硅栅极302，沟槽结构的内表面形成有沟槽介质层303，N型多晶硅栅极302位于沟槽结构内，第二N型漂移区3012内部上部通过注入P型杂质并推阱形成P型体区304，P型体区304位于相邻的沟槽栅结构之间，P型体区304的结深不超过沟槽栅结构的底部，在P型体区304的上部进行N型重掺杂注入形成第一重掺杂区305，采用小于2500Kev的硼注入形成辅助N型漂移区耗尽的P型注入区306，P型注入区306位于部分第一重掺杂区305下方，其底端尽可能靠近第一N型漂移区3011的顶端，对第一重掺杂区305进行刻蚀形成接触孔307，接触孔307贯穿第一重掺杂区305以及P型注入区306上部，接触孔307刻蚀形成后，不去除刻蚀时需要的光刻胶，带胶进行P型重掺杂注入并热扩散形成第二重掺杂区308，第二重掺杂区308位于P型注入区306内，并位于P型注入区306和接触孔307之间。沟槽栅结构上沉积有层间介质层309，在第一重掺杂区305和层间介质层309上沉积第一金属层形成源端金属层310，在N型衬底301背面沉积第二金属层形成漏端金属层311。第一N型漂移区3011掺杂浓度小于第二N型漂移区3012掺杂浓度，使得采用小于2500Kev的硼注入形成辅助N型漂移区耗尽的P型注入区306辅助耗尽第二N型漂移区3012，而第一N型漂移区3011由于掺杂浓度小，无需P型注入区306也能耗尽，因此P型注入区306的底端只需要尽可能靠近第一N型漂移区3011的顶端即可，因此可以降低P型注入区306的注入能量，进一步提高超结沟槽栅MOSFET器件的微缩能力。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (6)

1.一种超结沟槽栅MOSFET制造方法，其特征在于，包括：
步骤一、在半导体衬底内形成第一导电类型的第一漂移区，在所述第一漂移区上形成第一导电类型的第二漂移区，所述第一导电类型的第一漂移区掺杂浓度小于所述第一导电类型的第二漂移区的掺杂浓度；
步骤二、在所述第二漂移区上形成沟槽，在所述沟槽内依次沉积或热氧化形成沟槽介质层和沟槽多晶硅层，在所述半导体衬底表面形成第二导电类型体区，所述第二导电类型体区位于所述沟槽之间；
步骤三、对所述第二导电类型体区进行第一导电类型重掺杂注入形成第一重掺杂区，选择性注入形成辅助第一导电类型漂移区耗尽的第二导电类型注入区；
步骤四、对所述第一重掺杂区进行刻蚀形成接触孔，进行第二导电类型重掺杂注入并热扩散形成第二重掺杂区，同时激活所述第二导电类型注入区杂质；
步骤五、沉积层间介质层，在所述第二漂移区上的所述第一重掺杂区表面以及所述层间介质层表面沉积第一金属层形成源端金属层，在所述半导体衬底背面沉积第二金属层形成漏端金属层。
2.根据权利要求1所述的超结沟槽栅MOSFET制造方法，其特征在于，所述第一导电类型的第一漂移区掺杂浓度为5e14～5e15cm^-3，所述第一导电类型的第二漂移区掺杂浓度为5e15～1e17cm^-3。
3.根据权利要求1所述的超结沟槽栅MOSFET制造方法，其特征在于，在步骤二中，所述第一导电类型的第二漂移区内上部通过注入第二导电类型杂质并经热推进形成第二导电类型体区，所述第二导电类型体区的结深不超过所述沟槽的底部。
4.根据权利要求1所述的超结沟槽栅MOSFET制造方法，其特征在于，在步骤三中对所述第二导电类型体区进行第一导电类型重掺杂注入后，并经热过程将杂质激活。
5.根据权利要求1所述的超结沟槽栅MOSFET制造方法，其特征在于，在步骤四中，在所述第一重掺杂区表面旋涂光刻胶，利用所述光刻胶刻蚀所述第一重掺杂区以形成所述接触孔，所述接触孔形成后，带胶进行第二导电类型重掺杂注入并热扩散形成第二重掺杂区。
6.一种超结沟槽栅MOSFET器件，其特征在于，包括：
在半导体衬底内形成的第一导电类型的第一漂移区，以及在所述第一漂移区上形成的第一导电类型的第二漂移区，所述第一导电类型的第一漂移区掺杂浓度小于所述第一导电类型的第二漂移区的掺杂浓度；
所述第二漂移区上形成有沟槽，所述沟槽内形成有沟槽介质层和沟槽多晶硅层，在所述半导体衬底表面形成有第二导电类型体区，所述第二导电类型体区位于所述沟槽之间；
在所述第二导电类型体区表面形成有第一重掺杂区，在所述第一重掺杂区下方选择性注入形成有辅助第一导电类型漂移区耗尽的第二导电类型注入区；
在所述第一重掺杂区表面形成接触孔，在所述接触孔和所述第二导电类型注入区之间形成第二重掺杂区；
所述沟槽上形成有层间介质层，在所述层间介质层和所述第二漂移区上的所述第一重掺杂区表面形成有源端金属层，在所述半导体衬底背面形成有漏端金属层。
CN202111412104.XA 2021-11-25 2021-11-25 超结沟槽栅mosfet器件及其制造方法 Pending CN114068678A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111412104.XA CN114068678A (zh) 2021-11-25 2021-11-25 超结沟槽栅mosfet器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111412104.XA CN114068678A (zh) 2021-11-25 2021-11-25 超结沟槽栅mosfet器件及其制造方法

Publications (1)

Publication Number Publication Date
CN114068678A true CN114068678A (zh) 2022-02-18

Family

ID=80276197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111412104.XA Pending CN114068678A (zh) 2021-11-25 2021-11-25 超结沟槽栅mosfet器件及其制造方法

Country Status (1)

Country Link
CN (1) CN114068678A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115662952A (zh) * 2022-11-02 2023-01-31 瑶芯微电子科技(上海)有限公司 沟槽型超结场效应晶体管及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405897A (zh) * 2001-06-11 2003-03-26 株式会社东芝 具有resurf层的功率用半导体器件
CN102208439A (zh) * 2010-03-30 2011-10-05 新电元工业株式会社 半导体装置及其制造方法
CN203983264U (zh) * 2013-10-30 2014-12-03 英飞凌科技奥地利有限公司 半导体器件
CN105576025A (zh) * 2014-10-15 2016-05-11 无锡华润华晶微电子有限公司 一种浅沟槽半超结vdmos器件及其制造方法
CN107393951A (zh) * 2016-05-16 2017-11-24 富士电机株式会社 半导体装置及半导体装置的制造方法
KR20210122946A (ko) * 2020-04-01 2021-10-13 극동대학교 산학협력단 초접합 파워 mosfet
JP2021170625A (ja) * 2020-04-13 2021-10-28 富士電機株式会社 超接合半導体装置および超接合半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405897A (zh) * 2001-06-11 2003-03-26 株式会社东芝 具有resurf层的功率用半导体器件
CN102208439A (zh) * 2010-03-30 2011-10-05 新电元工业株式会社 半导体装置及其制造方法
CN203983264U (zh) * 2013-10-30 2014-12-03 英飞凌科技奥地利有限公司 半导体器件
CN105576025A (zh) * 2014-10-15 2016-05-11 无锡华润华晶微电子有限公司 一种浅沟槽半超结vdmos器件及其制造方法
CN107393951A (zh) * 2016-05-16 2017-11-24 富士电机株式会社 半导体装置及半导体装置的制造方法
KR20210122946A (ko) * 2020-04-01 2021-10-13 극동대학교 산학협력단 초접합 파워 mosfet
JP2021170625A (ja) * 2020-04-13 2021-10-28 富士電機株式会社 超接合半導体装置および超接合半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115662952A (zh) * 2022-11-02 2023-01-31 瑶芯微电子科技(上海)有限公司 沟槽型超结场效应晶体管及其制备方法
CN115662952B (zh) * 2022-11-02 2023-04-07 瑶芯微电子科技(上海)有限公司 沟槽型超结场效应晶体管及其制备方法

Similar Documents

Publication Publication Date Title
TWI289355B (en) Trench MOSFET and method of manufacturing same
EP1168455B1 (en) Power semiconductor switching element
TWI542018B (zh) 帶有集成肖特基二極體的mosfet
TWI384561B (zh) 在主動區接觸溝槽中整合蕭特基二極體的ｍｏｓ元件
JP4123636B2 (ja) 炭化珪素半導体装置及びその製造方法
TWI374474B (en) High voltage lateral fet structure with improved on resistance performance
CN107316899B (zh) 半超结器件及其制造方法
US8759908B2 (en) Two-dimensional shielded gate transistor device and method of manufacture
TWI471942B (zh) 半導體裝置及其製造方法
US8981462B2 (en) Semiconductor device
WO2000005767A1 (en) Semiconductor device and method for fabricating the same
US20110147830A1 (en) Method of forming a self-aligned charge balanced power dmos
CN114566540A (zh) Ldmos器件及其制造方法
CN101026192A (zh) 半导体装置及其制造方法
CN114068678A (zh) 超结沟槽栅mosfet器件及其制造方法
CN112053945B (zh) 沟槽栅的制造方法
CN113594255A (zh) 沟槽型mosfet器件及其制备方法
CN102157377B (zh) 超结vdmos器件及其制造方法
CN103137689B (zh) 一种具有超结沟槽mos结构的半导体装置及其制造方法
CN111883515A (zh) 沟槽栅器件及其制作方法
CN115241051A (zh) 一种碳化硅功率器件及其制备方法
CN211017082U (zh) 一种超结型mosfet器件
CN114530504A (zh) 一种高阈值SiC MOSFET器件及其制造方法
CN113327976A (zh) 超结功率mosfet的制备方法
CN108365010B (zh) 一种具有超结结构的vdmos器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination