CN109994546B - 一种横向双扩散金属氧化物半导体器件、电子装置 - Google Patents
一种横向双扩散金属氧化物半导体器件、电子装置 Download PDFInfo
- Publication number
- CN109994546B CN109994546B CN201711472866.2A CN201711472866A CN109994546B CN 109994546 B CN109994546 B CN 109994546B CN 201711472866 A CN201711472866 A CN 201711472866A CN 109994546 B CN109994546 B CN 109994546B
- Authority
- CN
- China
- Prior art keywords
- region
- drift
- substrate
- semiconductor device
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 22
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 22
- 238000009792 diffusion process Methods 0.000 title description 3
- 210000000746 body region Anatomy 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- 238000000034 method Methods 0.000 description 19
- 238000002955 isolation Methods 0.000 description 16
- 230000003071 parasitic effect Effects 0.000 description 13
- 238000011084 recovery Methods 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
- H01L29/782—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种横向双扩散金属氧化物半导体器件、电子装置，半导体器件包括：衬底；以及源极区和漏极区，所述源极区和所述漏极区位于衬底中，其中，所述源极区和所述漏极区上的所述衬底的表面上分别形成有源极和漏极，所述源极和漏极之间形成有肖特基二极管。关闭状态的漂移延伸部由体区耗尽，该器件和传统的LDMOS一样工作。当器件开关时，肖特基二极管开关更快并且开启更早以改善高频性能。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种横向双扩散金属氧化物半导体器件以及具有其的电子装置。
背景技术
随着半导体技术的不断发展，横向双扩散金属氧化物半导体场效应晶体管(LDMOS)器件由于其具有良好的短沟道特性而被广泛的应用于功率集成电路。LDMOS器件非常适合应用于RF(射频)基站和功率MOSFET(金属氧化物半导体场效应晶体管)转换。在RF技术的应用中，由于LDMOS具有高功率性能、高增益、优良的线性度(linearity)以及低制造成本，LDMOS器件主要应用在基站电路中。在功率MOSFET的应用中，例如在DC-CD转换器中，LDMOS器件具有优秀的转换性能，与其他的功率转换设备相比LDMOS器件能够降低转换损耗。因此，LDMOS技术为新一代基站放大器带来较高的功率峰均比、更高增益与线性度，同时为多媒体服务带来更高的数据传输率。
随着技术的发展，功率阵列(Power array)的高频应用需求逐渐增多，良好的高频特性对高压器件来说越来越重要。横向双扩散金属氧化物半导体场效应晶体管(LDMOS)的体内寄生二极管由于存在电荷储存效应，其反向恢复速度低，反向恢复电荷大，反向恢复性能差，严重影响功率金属-氧化物半导体场效应晶体管(MOSFET)的高频特性。而肖特基势垒二极管(SBD)是多数载流子器件，反向恢复性能好。同时其正向导通电压较普通二极管低。
因此，有必要提供一种半导体器件，以至少部分地解决目前所存在的问题。
发明内容
针对上述问题，一方面，本发明提供一种横向双扩散金属氧化物半导体器件，其特征在于，所述半导体器件包括：
衬底；以及
源极区和漏极区，所述源极区和所述漏极区位于衬底中，
其中，所述源极区和所述漏极区上的所述衬底的表面上分别形成有源极和漏极，
所述源极和漏极之间形成有肖特基二极管。
在本发明的一个示例中，还包括：
形成在所述衬底中的体区和漂移区；
栅极，所述栅极位于所述体区和所述漂移区之间的所述衬底上且覆盖所述体区和所述漂移区的一部分，
所述源极区和所述漏极区位于所述栅极的两侧并分别形成于所述体区和所述漂移区内，
其中，所述漂移区整体呈梳状且包括：
位于所述体区一侧的漂移主体部；以及
自所述漂移主体部的靠近所述体区的一侧延伸进入所述体区中的呈指状的漂移延伸部。
在本发明的一个示例中，所述体区和所述源极区为与所述漂移延伸部的形状相匹配的梳状结构。
在本发明的一个示例中，所述漂移延伸部延伸至所述源极区的远离所述漂移主体部一侧的边界。
在本发明的一个示例中，所述漂移延伸部延伸至所述源极区中且沿所述漂移延伸部的延伸方向上与源极区的远离所述漂移主体部一侧的边界保持预定距离。
在本发明的一个示例中，所述肖特基二极管形成于所述衬底中。
在本发明的一个示例中，所述源极区的所述衬底表面上形成有金属硅化物，所述金属硅化物与位于其下部并与其接触的漂移区形成所述肖特基二极管。
在本发明的一个示例中，所述金属硅化物与所述漂移区的漂移延伸部接触。
本发明还公开了一种电子装置，其特征在于，所述电子装置包括上述任一项所述的半导体器件。
本发明所提供的半导体器件，通过离子注入在体区形成指状的漂移延伸部，从而在半导体器件中形成了寄生肖特基二极管。关闭状态的漂移延伸部由体区耗尽，该器件和传统的LDMOS一样工作。当器件开关时，肖特基二极管开关更快并且开启更早以改善高频性能。
本发明具有以下优势：
优势1：良好的高频性能，改善的体区二极管恢复性能，该性能包括：无载体存储，肖特基势垒二极管(SBD)势垒低于PN结势垒。
优势2：应用广泛，可应用于非隔离、体区隔离、全隔离器件所有应用表。应用于漂移与体区域的超级结原理，提高了击穿电压(BV) 与导通电阻(Ron)的比值，即提高了优值(FOM)。
优势3：与逻辑制程(LG)和MS制程兼容。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了一种LDMOS器件的平面俯视图；
图2为图1中的A-A截面的视图；
图3为一种LDMOS器件的等效电路图；
图4为根据本发明的LDMOS器件的平面俯视图；
图5为图4中的C-C截面的视图；
图6为图4中的B-B截面的视图；
图7为图4中的D-D截面的视图；
图8为根据本发明的LDMOS器件的等效电路图；以及
图9示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的示例。相反地，提供这些示例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。
在此使用的术语的目的仅在于描述具体示例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳示例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
横向双扩散金属氧化物半导体场效应晶体管(LDMOS)的体内寄生二极管由于存在电荷储存效应，其反向恢复速度低，反向恢复电荷大，反向恢复性能差，严重影响功率金属氧化物半导体场效应晶体管(MOSFET)的高频特性。
为了克服上述问题，本发明提供了一种半导体器件，本发明所提供的半导体器件，通过离子注入在体区形成指状的漂移延伸部，从而在半导体器件中形成了寄生肖特基二极管。关闭状态的漂移延伸部由体区耗尽，该器件和传统的LDMOS一样工作。当器件开关时，肖特基二极管开关更快并且开启更早以改善高频性能。
本发明具有以下优势：
优势1：良好的高频性能，改善的体二极管恢复性能，该性能包括：无载体存储，肖特基势垒二极管(SBD)势垒低于PN结势垒。
优势2：应用广泛，可应用于非隔离、体区隔离、全隔离器件所有应用表。应用于漂移/体区域的超级结原理，提高了击穿电压(BV) 与导通电阻(Ron)的比值，即提高了优值(FOM)。
优势3：与逻辑制程(LG)和MS制程兼容。
图1示出了一种LDMOS器件的构造图，图2为图1中的A-A截面的视图。
由图1和图2可见，所述LDMOS器件包括半导体衬底；位于半导体衬底中且彼此间隔开的N型漂移区110和P型体区120，其中N 型漂移区110和P型体区120分别具有第一导电类型和第二导电类型；栅极130，其位于P型体区120和N型漂移区110之间的半导体衬底上且覆盖P型体区120和N型漂移区110的一部分；位于体区内的体区引出区140；另外，位于栅极的两侧的P型体区120和N型漂移区110内还分别形成有源极区121和漏极区111。另外，在N型漂移区110还形成有浅沟槽隔离结构。
图3为所述LDMOS器件的等效电路图。由图3中的电路图可知，源极和漏极之间形成的电路中只有LDMOS器件内寄生二极管。 LDMOS器件内寄生二极管由于电荷存储效应，其反向恢复速度底，反向恢复电荷大，反向恢复性能差，严重影响功率金属氧化物半导体场效应晶体管(MOSFET)的高频特性。
下面结合附图具体描述本发明所提供的半导体器件。
图4-7示出根据本发明的半导体器件。如图4和5所示，横向双扩散金属氧化物半导体包括衬底，在衬底上形成有N型漂移区210、P型体区220、栅极230以及位于P型体区内的体区引出区240。N型漂移区 210和P型体区220彼此间隔开地形成于半导体衬底中，且分别具有第一导电类型和第二导电类型。P型体区220中形成有源区221，N型漂移中形成有漏区211。源区221和漏区211均重掺杂有N型离子。栅极230 位于P型体区220和N型漂移区210之间的衬底上且覆盖P型体区220和 N型漂移区210的一部分。栅极230的一端与源区221的一部分叠置，该栅极230的另一端与下文中的隔离结构(即，浅沟槽隔离(STI))的一部分叠置。栅极230可以为多晶硅栅。示例地，半导体器件还包括环绕P型体区220和N型漂移区210的深阱区(图中未示出)。在本发明的一个示例中，深阱区可以包括N阱和P阱。体区引出区240与同样位于体区内的源极间隔开。在本发明的一个示例中，还可在漂移区内形成场氧化物层，以提高半导体器件的击穿电压。上述导电类型只是举例说明，本领域人员均知晓根据需要将上述导电类型都做相反的注入所形成的器件显然也在本发明的保护范围之内。
本发明提供的LDMOS器件的半导体衬底可以是硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)中的至少一种。在本发明的一个示例中，半导体衬底包括硅基底、形成在硅基底表面处的掩埋层以及形成在掩埋层之上的外延层。掩埋层的注入元素可以有多种。在根据本发明的一个示例中，掩埋层的注入元素可以为锑 (Sb)。LDMOS器件的体区、漂移区、栅极230、源极、漏极以及体区引出区240等部件或区域可以形成在外延层上。这种结构的半导体衬底具有良好的隔离效果以及较小的寄生电容。
半导体器件中的导电类型主要包括两种，即：P型掺杂和N型掺杂。其中，P型掺杂的主要掺杂元素包括硼(B)和磷(P)，而N 型掺杂的主要掺杂元素为砷(As)。在根据本发明的一个示例中，第一导电类型可以为P型掺杂，相应地，第二导电类型可以为N型掺杂。
上述掺杂一般是通过注入的方法实现。所需要的掺杂浓度越高，则注入过程中的注入剂量相应地也应该越高。一般来说，漂移区的掺杂浓度较低，相当于在源区221和漏区211之间形成一个高阻层，能够提高击穿电压，并减小了源极和漏极之间的寄生电容，有利于提高频率特性。
在半导体的衬底中形成隔离结构，隔离结构为浅沟槽隔离(STI) 结构或者其他隔离结构，如局部氧化硅(LOCOS)隔离结构、金属硅化物屏蔽(Salicide block)隔离结构。
半导体衬底中还形成有各种阱(well)结构及衬底表面的沟道层。一般来说，形成阱(well)结构的离子掺杂导电类型与沟道层离子掺杂导电类型相同，但是浓度较栅极230沟道层低，离子注入的深度泛围较广，同时需达到大于隔离结构的深度。
在本发明的一个示例中，在N型漂移区210内且在栅极230和漏极区之间形成有浅沟槽隔离(STI)，浅沟槽隔离(STI)内一般可以填充低介电材料。例如氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其他任何合适的低介电材料等。浅沟槽隔离(STI)能够隔离源极区和漏极区，进而能够有效地增大LDMOS器件的击穿电压。
栅极230电极可以包括各个材料，所述各个材料包含但不限于：某些金属、金属合金、金属氮化物和金属硅化物，及其层压制件和其复合物。栅极230电极也可以包括掺杂的多晶硅和多晶硅-锗合金材料(即，具有从每立方厘米大约1e18到大约1e22个掺杂原子的掺杂浓度)以及多晶硅金属硅化物(polycide)材料(掺杂的多晶硅/金属硅化物叠层材料)。类似地，也可以采用数种方法的任何一个形成前述材料。非限制性实例包括自对准金属硅化物方法、化学汽相沉积方法和物理汽相沉积方法，诸如但不限于：蒸发方法和溅射方法。通常，栅极230电极包括具有厚度从大约50到大约2000埃的掺杂的多晶硅材料。
栅极230层形成于栅极230介电层上(图中未示出栅极230介电层)。在一实施例中，栅极230层由多晶硅材料组成，一般也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极230层的材料。栅极230介电层以及栅极230层优选的形成方法包括化学气相沉积法 (CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等一般相似方法。栅极230层的厚度以小于约1200埃为佳。
栅极230可以是包含半导体材料的多层结构，例如硅、锗、金属或其组合。所述栅极230的形成工艺可以采用本领域技术人员熟知的任何现有技术，比较优选的为化学气相沉积法，例如低压等离子体化学气相沉积或者等离子体增强化学气相沉积工艺。栅极230的厚度为 800到3000埃。
此外，还可以形成有位于栅极230结构两侧且紧靠栅极230结构的间隙壁(spacer)。其中，间隙壁结构可以包括至少一层氧化物层和/ 或至少一层氮化物层。需要说明的是，间隙壁结构是可选的而非必需的，其主要用于在后续进行蚀刻或离子注入时保护栅极230结构的侧壁不受损伤。
上述的源极和漏极区域是通过离子注入工艺来实现的，通过离子注入工艺来形成源极和漏极区域是本领域的公知常识，因此，这里不再赘述。
所述源极区的所述衬底表面上形成有金属硅化物，上述金属硅化物通常形成于源极区、漏极区和栅极的表面上以减小源极、漏极和栅极的接触电阻，在本发明中所述金属硅化物不但形成于源极区的衬底表面上还形成于源极区之间的所述漂移区的漂移延伸部的表面上，所述金属硅化物与位于其下部并与其接触的漂移区形成所述肖特基二极管。具体地，所述金属硅化物与所述漂移区的漂移延伸部接触，从而在两者之间形成所述肖特基二极管。
本发明与现有技术不同的是，本发明的N型漂移区210包括位于P型体区220一侧的漂移主体部212以及自漂移主体部212的靠近 P型体区220的一侧延伸进入P型体区220中的呈指状的漂移延伸部 213(如图4所示)，整个N型漂移区210最终形成为梳状结构。由于该呈梳状的N型漂移区210的存在，在半导体的源极和漏极之间形成的电路中形成寄生肖特基二极管，形成的肖特基二极管形成的势垒低于PN结的势垒，形成的肖特基二极管与上述寄生二极管在半导体形成的电路中为并联关系。关闭状态的指状的漂移延伸部213由P 型体区220耗尽。当器件开关时，肖特基二极管开关更快并且开启更早以改善高频特性。
为了与上述的指状的漂移延伸部213配合，P型体区220设计为与指状的漂移延伸部213的形状相匹配的梳状。源极设计为与指状的漂移延伸部213的形状相匹配的梳状，形成在P型体区220的源极与指状的漂移延伸部213交错开、不重叠。
在本发明的一个示例中，漂移延伸部213延伸至体区内的源极的远离漂移主体部212的边界。
在本发明的一个示例中，漂移延伸部213延伸至源极的内部且与源极的远离漂移主体部212的边界在漂移延伸部213的延伸方向上保持预定距离，即，漂移延伸部213的远离漂移主体部212的一端与源极的远离漂移主体部212的边界之间在漂移延伸部213的延伸方向上留有间隙。
在本发明的一个示例中，体区和漂移区能够作为独立层，在其他示例中，体区和漂移区还可与兼容的制程共享光罩。
在本发明的一个实施中，在源极区域内形成N型重掺杂(N+)，在N漂移延伸区域内形成N型轻掺杂(N-)。
本发明的半导体器件可以为横向双扩散金属氧化物半导体。所述横向双扩散金属氧化物半导体为非隔离、体区隔离或完全隔离的横向双扩散金属氧化物半导体。在本发明的一个实施中，横向扩散金属氧化物半导体包括浅槽隔离，当然，在其他示例中，也可不包括浅槽隔离。在本发明的一个示例中，横向扩散金属氧化物半导体能够在N- 环境(例如，N深阱或n外延)中。横向扩散金属氧化物半导体也能够在P-环境(例如，P深阱、P型衬底或p外延)中。
在本发明的一个示例中，横向双扩散金属氧化物半导体为N型横向双扩散金属氧化物半导体，在其他示例中，也可以为P型横向双扩散金属氧化物半导体。
在本发明的一个示例中，半导体衬底可以包括掩埋层，当然，在其他示例中，也可以不包括掩埋层。
本发明中的源极N-和N+区域的尺寸(CD)是关键的。其中， N-区域的尺寸不可太大，因而当器件关闭时，N-区域将被完全耗尽从而实现高耐压低漏电的完美关闭状态。N-区域的尺寸也不可太小，因而当器件开启瞬间，经由肖特基二极管可以产生足够大的电流。上述的尺寸指的是在LDMOS器件的平面俯视图中的垂直于漂移延伸部的延伸方向的尺寸。
在本发明的一个示例中，源区(S区)的沿垂直于漂移延伸部的延伸方向的宽度根据各结点不同会有所不同，其值可以为 0.15um～0.6um，甚至于更大。漂移延伸部的沿垂直于漂移延伸部的延伸方向的宽度一般可以是0.2um～0.5um。甚至可以更大，例如，为 0.1um～1um(与结点无关)。
图8为根据本发明的半导体器件的等效电路图。由图8可见，本发明的LDMOS器件在源极和漏极之间除了形成有LDMOS器件的体内寄生二极管外，还形成有寄生肖特基二极管。由图8可见，这两个二极管之间是并联的关系。
本发明的半导体器件具有以下优势：
优势1：良好的高频性能，改善的体二极管恢复性能，该性能包括：无载体存储，肖特基势垒二极管(SBD)势垒低于PN结势垒。
优势2：应用广泛，可应用于非隔离、体区隔离、全隔离器件所有应用表。应用于漂移/体区域的超级结原理，提高了击穿电压(BV) 与导通电阻(Ron)的比值，即提高了优值(FOM)。
优势3：与逻辑制程(LG)和MS制程兼容。
本发明还提供了一种电子装置，包括所述的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的电路，因而具有更好的性能。
其中，图9示出移动电话手机的示例。移动电话手机400被设置有包括在外壳401中的显示部分402、操作按钮403、外部连接端口404、扬声器405、话筒406等。
其中所述移动电话手机包括所述的半导体器件，所述半导体器件包括：
衬底；以及
源极和漏极，所述源极和所述漏极位于衬底上，
其中，所述源极和所述漏极之间形成肖特基二极管。
所述半导体器件还包括：
形成在所述衬底上的体区和漂移区；
栅极，所述栅极位于所述体区和所述漂移区之间的所述衬底上且覆盖所述体区和所述漂移区的一部分，
所述源极和所述漏极位于所述栅极的两侧并分别形成于所述体区和所述漂移区内，其中，所述漂移区整体呈梳状且包括：
位于所述体区一侧的漂移主体部；以及
自所述漂移主体部的靠近所述体区的一侧延伸进入所述体区中的呈指状的漂移延伸部。
其中，源极和漏极之间形成肖特基二极管。
本发明所提供的电子装置中形成了寄生肖特基二极管。当器件开关时，肖特基二极管开关更快并且开启更早以改善高频性能。
本发明已经通过上述示例进行了说明，但应当理解的是，上述示例只是用于举例和说明的目的，而非意在将本发明限制于所描述的示例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述示例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (4)
1.一种横向双扩散金属氧化物半导体器件，其特征在于，所述半导体器件包括：
衬底；以及形成在所述衬底中的体区和漂移区；
栅极，所述栅极位于所述体区和所述漂移区之间的所述衬底上且覆盖所述体区和所述漂移区的一部分；
源极区和漏极区，所述源极区和所述漏极区位于所述栅极的两侧并分别形成于所述体区和所述漂移区内，
其中，所述漂移区整体呈梳状且包括：
位于所述体区一侧的漂移主体部；以及自所述漂移主体部的靠近所述体区的一侧延伸进入所述体区中的呈指状的漂移延伸部；
所述体区和所述源极区为与所述漂移延伸部的形状相匹配的梳状结构；
所述漂移延伸部延伸至所述源极区的远离所述漂移主体部一侧的边界或所述漂移延伸部延伸至所述源极区中且沿所述漂移延伸部的延伸方向上与源极区的远离所述漂移主体部一侧的边界保持预定距离；
所述源极区的所述衬底表面上形成有金属硅化物，所述金属硅化物与位于其下部并与其接触的漂移区形成肖特基二极管。
2.根据权利要求1所述的半导体器件，其特征在于，所述肖特基二极管形成于所述衬底中。
3.根据权利要求1所述的半导体器件，其特征在于，所述金属硅化物与所述漂移区的漂移延伸部接触。
4.一种电子装置，其特征在于，所述电子装置包括权利要求1-3中任一项所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711472866.2A CN109994546B (zh) | 2017-12-29 | 2017-12-29 | 一种横向双扩散金属氧化物半导体器件、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711472866.2A CN109994546B (zh) | 2017-12-29 | 2017-12-29 | 一种横向双扩散金属氧化物半导体器件、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109994546A CN109994546A (zh) | 2019-07-09 |
| CN109994546B true CN109994546B (zh) | 2022-05-27 |
Family
ID=67109720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711472866.2A Active CN109994546B (zh) | 2017-12-29 | 2017-12-29 | 一种横向双扩散金属氧化物半导体器件、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109994546B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110707077A (zh) * | 2019-09-12 | 2020-01-17 | 华为技术有限公司 | 二极管分立器件、带旁路功能的电路及变换器 |
| CN111710722B (zh) * | 2020-07-16 | 2022-05-10 | 杰华特微电子股份有限公司 | 横向双扩散晶体管及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102222620A (zh) * | 2011-06-23 | 2011-10-19 | 上海集成电路研发中心有限公司 | 一种有效收集衬底电流的ldmos制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0761016B1 (en) * | 1995-03-23 | 2002-10-16 | Koninklijke Philips Electronics N.V. | Semiconductor device provided with an ligbt element |
| JP3825987B2 (ja) * | 1996-01-22 | 2006-09-27 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
| KR100887017B1 (ko) * | 2007-05-18 | 2009-03-04 | 주식회사 동부하이텍 | 수평형 디모스 소자의 구조 및 그 제조 방법 |
| KR100932137B1 (ko) * | 2007-06-08 | 2009-12-16 | 주식회사 동부하이텍 | 수평형 디모스 소자의 구조 및 그 제조방법 |
| TWI383508B (zh) * | 2008-12-17 | 2013-01-21 | Vanguard Int Semiconduct Corp | 具蕭基（Ｓｃｈｏｔｔｋｙ）二極體的高壓半導體元件 |
| US9166046B2 (en) * | 2014-02-14 | 2015-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacturing |
-
2017
- 2017-12-29 CN CN201711472866.2A patent/CN109994546B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102222620A (zh) * | 2011-06-23 | 2011-10-19 | 上海集成电路研发中心有限公司 | 一种有效收集衬底电流的ldmos制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109994546A (zh) | 2019-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107978635B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| US10134892B2 (en) | High voltage device with low Rdson | |
| US9450056B2 (en) | Lateral DMOS device with dummy gate | |
| CN110620149B (zh) | 集成电路器件 | |
| US8704304B1 (en) | Semiconductor structure | |
| US9159791B2 (en) | Semiconductor device comprising a conductive region | |
| KR101430820B1 (ko) | 이중 게이트 횡형 ｍｏｓｆｅｔ | |
| US8679930B2 (en) | Semiconductor structure and manufacturing method for the same | |
| US9716169B2 (en) | Lateral double diffused metal oxide semiconductor field-effect transistor | |
| CN108155237B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| US9184278B2 (en) | Planar vertical DMOS transistor with a conductive spacer structure as gate | |
| US9871134B2 (en) | Power MOSFETs and methods for manufacturing the same | |
| US20080121994A1 (en) | Deep junction soi mosfet with enhanced edge body contacts | |
| CN109994546B (zh) | 一种横向双扩散金属氧化物半导体器件、电子装置 | |
| CN106257671B (zh) | 在高阻衬底上形成的半导体器件和射频模块 | |
| US9178054B2 (en) | Planar vertical DMOS transistor with reduced gate charge | |
| US20150145034A1 (en) | Ldmos structure and manufacturing method thereof | |
| US10217828B1 (en) | Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same | |
| US8912066B2 (en) | Lateral double-diffused high voltage device | |
| CN110600552B (zh) | 具有快速反向恢复特性的功率半导体器件及其制作方法 | |
| KR102422620B1 (ko) | 고전압 반도체 소자 및 제조방법 | |
| CN104425609A (zh) | 半导体装置 | |
| CN117038710B (zh) | 半导体器件及其制造方法 | |
| CN117038738B (zh) | 半导体器件及其制造方法 | |
| CN113764502B (zh) | 一种ldmos半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |