CN104078494B - 功率半导体设备及其制作方法 - Google Patents

功率半导体设备及其制作方法 Download PDF

Info

Publication number
CN104078494B
CN104078494B CN201310308658.4A CN201310308658A CN104078494B CN 104078494 B CN104078494 B CN 104078494B CN 201310308658 A CN201310308658 A CN 201310308658A CN 104078494 B CN104078494 B CN 104078494B
Authority
CN
China
Prior art keywords
layer
trench gate
power semiconductor
semiconductor device
protecting film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310308658.4A
Other languages
English (en)
Other versions
CN104078494A (zh
Inventor
徐东秀
朴在勋
严基宙
张昌洙
宋寅赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104078494A publication Critical patent/CN104078494A/zh
Application granted granted Critical
Publication of CN104078494B publication Critical patent/CN104078494B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

本发明提供了一种功率半导体设备，所述功率半导体设备包括：彼此间隔预定距离而形成的多个沟道栅，形成于所述沟道栅之间的电流增强部件，且所述电流增强部件包括第一导电型发射极层和形成于所述沟道栅表面上的栅极氧化层，以及形成于所述沟道栅之间的抗干扰性改善部件，所述抗干扰性改善部件包括第二导电型体层、形成于所述沟道栅表面上的保护膜和厚度小于所述电流增强部件的所述栅极氧化层的厚度的栅极氧化层。

Description

功率半导体设备及其制作方法
相关申请的交叉引用
本申请要求2013年3月29日递交的韩国知识产权局的韩国专利申请No.10-2013-0034668的优先权，其公布以引用的方式被整体地合并于此。
技术领域
本发明涉及功率半导体设备和制造该功率半导体设备的方法。
背景技术
绝缘栅双极性晶体管（IGBT）是晶体管的一种，其中栅级使用金属氧化物半导体（MOS）制成，以及p型集电极层被形成在后表面上以因而具有双极性。
因为根据相关技术的功率金属氧化物半导体场效晶体管（MOSFET）已经被开发，MOSFET已经被应用于需要快速切换特性的领域。
然而，由于MOSFET的结构限制，双极性晶体管、晶闸管和栅极可关断晶闸管（GTOs）等已经被用于需要高电压的技术领域中。
具有正向损耗低和切换速度快特性的IGBT已经被广泛应用于在其中不能使用现有的晶闸管、双极性晶体管和金属氧化物半导体场效应晶体管（MOSFET）等的领域。
IGBT的工作原理如下所述，在IGBT被导通的情况下，其阳极的电压高于被施加在其阴极的电压，而在栅电极的电压高于施加至此的设备的阀值电压的情况下，布置在栅电极下端的p型体区域表面的极性被反转，从而形成n型通道。
通过通道注入至漂移区的电子电流源于空穴电流从位于IGBT设备下面的高密度p型集电极层的注入，类似于双极性晶体管的基础电流。
如上文所描述的由于少数载流子的高浓度注入，在漂移区中从数十到数百倍地增加导电性的电导调制可能发生。
不同于MOSFET，因为由于电导调制引起漂移区中电阻分量显著减小，使得施加高电压成为可能。
流向阴极的电流被分成流过通道的电子电流和流过p型体和n型漂移区间的结点的空穴电流。
IGBT是衬底结构中的阳极和阴极间的p-n-p结构。因此，不同于MOSFET的情况，在IGBT中未包含（embody）二极管，单独的二极管应该以反向并联的方式连接。
上述提到的IGBT具有例如保持阻塞电压、降低传导损耗和提高切换速度的极为主要的特性。
根据相关技术，IGBT所需的电压的大小被提高，而设备的耐用性还需提高。
然而，根据设备的小型化，在电压量级增大的情况下，由于设备结构的原因会导致产生闩锁效应，以致设备易被损坏。
所谓闩锁效应指在存在于IGBT结构中的p-n-p-n寄生晶闸管工作的情况下，IGBT进入不再受栅极调整的状态，因此可导致大电流在IGBT中流动，而且设备可能过热并损坏。
此外，根据设备的小型化，IGBT中可能发生短路。
主要在例如电感负载（如电机）负载连接至该装置的情况下产生的这种断路指的是以下情况：在其中，在IGBT被施加了高电压的状态下给栅极施加电流，致使IGBT被同时施加了高电压和大电流。
以设备处于上述断路状态中承受这样的压力而没有被损坏的时间来评估IGBT的短路抗干扰性（immunity）。
因此，为了保证IGBT的小型化及其可靠性，需要能确保对于闩锁效应的鲁棒性并提高短路抗干扰性的方案。
然而，IGBT的电流密度和短路抗干扰性之间具有彼此权衡（trade-off）的关系。
因此，需要能同时发展和改善电流密度和短路抗干扰性的方案。
以下相关技术文档涉及绝缘栅型半导体装置。
与本发明的不同，上述相关技术文档描述的绝缘栅型半导体装置具有形成于栅极表面的厚度为常数的栅极绝缘膜，而仅仅在接触的大小方面不同。
此外，与本发明不同，所述相关技术文档没有公开在其中保护膜被形成于抗干扰性改善单元之上的结构。
[相关技术文档]
韩国专利公开号No.2008-0029746的韩国专利
发明内容
本发明的一个方面提供了一种功率半导体设备，所述功率半导体设备具有抗干扰性改善部件的栅极绝缘膜，所述栅极绝缘膜的厚度小于电流增强单元的栅极的厚度，以同时提高和改善短路抗干扰性和功率半导体设备的电流密度的增加，这两者之间具有彼此权衡的关系。
此外，本发明的另一方面提供了一种功率半导体设备，所述功率半导体设备具有形成于抗干扰性改善单元的栅极表面上的保护膜。
根据本发明的一个方面，提供了一种功率半导体设备，所述半导体功率设备包括：以彼此间隔预定距离而形成的多个沟道栅；形成于沟道栅之间的电流增强部件，该电流增强部件包括第一导电型发射极层和形成于沟道栅表面的栅极氧化层；以及形成于沟道栅间的抗干扰性改善部件，该抗干扰性改善部件包括第二导电型体层、形成于沟道栅表面的的保护膜和厚度比电流增强部件的栅极氧化层的厚度小的栅极氧化层。
沟道栅被形成，以使得一个沟道栅的中心至与其相邻的沟道栅的中心的距离是3μm。
保护膜可由氮化硅（SiN）形成。
保护膜可具有至的厚度。
电流增强部件的栅极氧化层可以具有至的厚度。
根据本发明的一个方面，提供了一种功率半导体设备，所述功率半导体设备包括：第一导电型漂移层；形成于所述漂移层之上的第二导电型体层；穿透体层和漂移层的部分的多个沟道栅；形成于沟道栅之间的电流增强部件，所述电流增强部件包括形成于体层上的第一导电型发射极层和形成于沟道栅表面上的栅极氧化层；抗干扰性改善部件包括形成于沟道栅表面上的保护膜和厚度小于电流增强部件的栅极氧化层的厚度的栅氧化层；以及形成于漂移层下面的第二导电型集电极层。
沟道栅可以被形成，以使得一个沟道栅的中心至与其相邻的沟道栅的中心的距离是3μm。
保护膜可由氮化硅（SiN）形成。
保护膜可以具有到的厚度。
电流增强部件的栅极氧化层可以具有到的厚度。
所述功率半导体设备可进一步包括第一导电型缓冲层，该第一导电型缓冲层位于漂移层和集电极层之间。
所述功率半导体设备可进一步包括：形成于发射极层上并电气性连接至所述发射极层的发射极金属层；形成于集电极层下面并电气性连接至所述集电极层的集电极金属层。
根据本发明的一个方面，提供了一种制造功率半导体设备的方法，所述方法包括：制备第一导电型漂移层；在所述漂移层上形成第二导电型体层；形成多个沟道栅，使其穿透体层和部分漂移层；在抗干扰性改善部件中形成的沟道栅的表面上形成保护膜；在电流增强部件的沟道栅的表面上和抗干扰性改善部件的保护膜的表面上形成栅极氧化层，并用多晶硅填充沟道栅；在电流增强部件的体层上形成第一导电型发射极层；在体层上形成发射极金属层；在所述漂移层下面形成第一导电型缓冲层和第二导电型集电极层；以及在所述集电极层下面形成集电极金属层；
沟道栅可以被形成，以使得一个沟道栅的中心至与其相邻的沟道栅的中心的距离是3μm。
保护膜可由氮化硅（SiN）形成。
保护膜可以具有至的厚度。
电流增强部件的栅极氧化层可以具有至的厚度。
附图说明
本发明的上述和其他方面、特征和其他优点将从随后结合附图进行的详细描述中更加清楚地被理解，其中：
图1是根据本发明的实施方式的功率半导体设备的示意性的透视图；
图2是根据本发明的实施方式的功率半导体设备的示意性的平面图；
图3是根据本发明的实施方式的沿着图2的A-A’线进行的剖视图；
图4是根据本发明的实施方式的沿着图2的B-B’线进行的剖视图；
图5是根据本发明的另一实施方式的沿着图2的A-A’线进行的剖视图；以及
图6是示意性地示出根据本发明的实施方式的制造功率半导体设备的方法的流程图。
具体实施方式
在下文中，将参照附图详细描述本发明的实施方式。然而，本发明可以以多种方式被实现，并且不应该被认为被限制在于此所述的实施方式。
当然，这些实施方式被提供以使得本发明是透彻且完整的，并将向本领域的技术人员充分表达本发明的范围。
可以由功率MOSFET、IGBT、多种形式的晶闸管以及类似上述提到的那些器件中的任意一种来实施功率切换。本发明中公开的大部分新技术将基于IGBT而被描述。然而，说明书中公开的本发明的一些实施方式并不限于IGBT，通常也可应用于其它形式的功率切换技术，包括例如除了二极管以外还包括功率MOSFET和多种形式的晶闸管。进一步的，本发明的一些实施方式按照包括特定的p型和n型区的那些形式而被描述。然而，本发明的一些实施方式也可以同样被应用于与说明书公开的几个区域的导电型相反的设备。
此外，说明书中采用的n型和p型可被定义为第一导电型和第二导电型。同时，所述第一导电型和所述第二导电型是指是彼此不同的导电型。
此外，通常来说，‘+’指高浓度掺杂状态而‘-’代表低浓度掺杂状态。
图1是根据本发明的实施方式的功率半导体设备的示意性透视图，以及图2是根据本发明的实施方式的功率半导体设备的示意性平面图。
下文中，将参考图1和2描述根据本发明实施方式的功率半导体。
根据本发明的实施方式的功率半导体设备100可包括以彼此间隔预定距离而形成的多个沟道栅140，形成于沟道栅140之间的电流增强部件A1，所述电流增强部件A1包括第一导电型发射极层130和形成于沟道栅140的表面上的栅极氧化层142；以及形成于沟道栅140之间的抗干扰性改善部件A2，所述抗干扰性改善部件A2包括第二导电型体层120、形成于沟道栅140的表面上的保护膜143和厚度小于电流增强部件A1的栅极氧化层142的厚度的栅极氧化层142。
图3是根据本发明实施方式的沿着图2的A-A’线进行的剖视图，以及图4是根据本发明实施方式的沿着图2的B-B’线进行的剖视图。
将参考图3和4描述本发明的实施方式。
功率半导体设备100的理想的阻塞电压主要由漂移层110的厚度和杂质浓度决定。
为了改善阻塞电压，需要增加厚度及降低杂质浓度。在这种情况下，因为功率半导体设备的Vce（sat）增加了，所以需要适当的条件。
此外，因为需要通过缓解芯片边缘处电场的集中（concentration）由原料（rawmaterial）来保持阻塞电压的过程，根据本发明实施方式的功率半导体设备可包括电场限制环（未示出）。
体层120可具有第二导电型并可在漂移层110上被形成。
可通过外延法（epitaxial method）在漂移层110上形成体层120.
可通过采用光刻胶穿透体层进入部分漂移层而形成沟道栅140。
电流增强部件A1的沟道栅140可以具有在与漂移层110、体层120和发射极层130接触的表面上形成的栅极绝缘层142。
抗干扰性改善部件A2的沟道栅140可以具有栅极绝缘层142和在与漂移层110和体层120接触的表面上形成的保护膜143。
沟道栅140可以用多晶硅141或金属141来填充。
当设备导通时，沟道栅140可在与沟道栅140接触的体层120中形成通路。
因为根据本发明实施方式的功率半导体设备具有采用金属氧化物半导体（MOS）形式的栅极140，在电压被施加至栅极140的情况下，在体层120中形成通道，如此以使所述功率半导体工作。
换言之，当比设备的阈值电压高的电压被施加至与沟道栅中的多晶硅或金属电气性相连的栅电极时，电极下端的体层120的表面上的极性被反转从而形成了通道。因此，功率半导体设备像晶体管一样工作。
电流增强部件A1的栅极氧化层142可以具有比抗干扰性改善部件A2的栅极氧化层142的厚度厚的厚度。
与抗干扰性改善部件A2的体层120的宽度（X方向）相比，电流增强部件A1的发射极层130的宽度（X方向）可能相对较小。
换言之，因为位于电流增强部件A1的发射极层130下面的体层120的宽度减小了，体层120中产生了电导调制效应。
因此，可通过增加电流增强部件A1的栅极氧化层142的厚度和减小发射极层130的宽度（X方向）而从位于发射层130下面的体层120中产生电导效应，以使得电流密度增加。
此外，抗干扰性改善部件A2的栅极氧化层142可以具有比电流增强部件A1的栅极氧化层142的厚度小的厚度。
换言之，与发射极层130相比，体层120可以具有较宽的接触面积。
因此，空穴电流可平稳流入体层120中，以使短路抗干扰性可以被改善。
换言之，因为电流增强部件A1的栅极氧化层142具有比抗干扰性改善部件A2的栅极氧化层142的厚度厚的厚度，所以可以增加电流密度并且可以改善短路抗干扰性。
与发射极层130的长度（y方向）相比，体层120的长度（y方向）可以相对较长地被形成。
换言之，通过使体层120形成与发射极层130的长度（y方向）相比更长的长度(y方向)，体层120可具有比发射极层130更宽的接触面积。
发射层130的长度可以是体层120长度的1/20到1/4。
在发射极层130的长度比体层120的长度的1/20小的情况下，电子电流的流动被阻碍，致使电流密度可以被降低；而在发射极层130的长度超过体层120的长度的1/4的情况下，通过体层120的空穴电流的流动被阻碍，致使可以产生由于短路而导致的闩锁效应。
因此，发射极层130的长度可以是体层120长度的1/20至1/4，以使空穴电流可平稳的流入体层120中，并因而短路抗干扰性可以被改善。
根据本发明的实施方式，可形成沟道栅140，使沟道栅140的中心和与其相邻的沟道栅140的中心间隔3μm的距离。
近来，按照设备小型化和纤薄化的趋势，彼此间相邻的沟道栅140之间的距离被减小了。
因此，功率半导体设备110中的电流密度主要由电子电流决定。
因此，可通过增大上述电子电流来使设备的电流密度增大。
在根据本发明的实施方式的功率半导体设备的情况下，因为电流增强部件A1的栅极氧化层142具有比抗干扰性改善部件A2的栅极氧化层142的厚度厚的厚度，所以可利用电导调制效应来增大所述电子电流，如此以使设备的电流密度可以被增大。
此外，为了实现提高短路抗干扰性，所述短路抗干扰性与设备的电流密度的增大具有权衡关系，抗干扰性改善部件A2的栅极氧化层142可以具有比电流增强部件A1的栅极氧化层142的厚度小的厚度。
换言之，与发射极层130相比，体层120具有较宽的的接触面积。
因此，空穴电流可平稳流入体层120中，如此以使短路抗干扰性可以被改善。
通常来说，栅极氧化膜142使用二氧化硅（SiO2)而被形成，而体层120中的杂质通过注入硼（boron）来调整。
在二氧化硅(SiO2)与体层120的硼接触的情况下，在二氧化硅(SiO2)的表面上将产生硼的沉积现象。
如上所述，在栅极氧化膜上产生硼沉积现象的情况下，Vth沿着在导通设备的操作时形成的通道不是恒定的。这表明当在短路模式下操作具有形成在其中的通道的功率半导体设备时，由于高电流的流动导致Vth的不稳定性被增加。
所述Vth的不稳定性可能进一步加剧集电极电流的纹波（ripple）现象。这可能引起功率半导体设备的短路抗干扰性的不稳定状态。
因此，可以通过在彼此接触的栅极140和体层120之间布置保护膜143来确保短路抗干扰性的稳定性。
保护膜143可以由能够阻止注入至体层120的杂质被沉积的材料形成，但是并不限于此。
保护膜143可由氮化硅（SiN）形成。
在根据本发明的实施方式的在抗干扰性改善部件A2的沟道栅140和体层120之间配置二氧化硅和氮化硅双层薄膜的情况下，可降低Vth的的不稳定性。
换言之，沉积保护膜143可防止硼沉积在二氧化硅中，如此在导通设备的操作时可以获得沿着通道的恒定的Vth。
此外，与采用氮化硅的现有的结构相比，栅电容被降低了。
因此，根据栅电容的降低，Vth可被增加。
进一步的，通过在抗干扰性改善部件A2的沟道栅140的表面上形成保护膜143可抑制栅极氧化层142的增长。
因此，抗干扰性改善部件A2的栅极氧化层142可以具有比比电流增强部件A1的栅极氧化层142的厚度薄的厚度。
保护膜143可以具有至的厚度。
在保护膜143的厚度小于的情况下，抑制栅极氧化层142增长的效果会减小；而在保护膜143的厚度超过的情况下，例如氮化硅的不规则和相关缺陷等缺陷被增加，并且需要高温热处理性能，致使处理成本被显著增加。
根据本发明的实施方式，电流增强部件的栅极氧化层142可以具有至的厚度。
当栅极氧化层142的厚度增加时由于栅电容的降低使得设备的相对高速切换操作可以成为可能。
与之相反，当栅极氧化层142的厚度减小时，由于栅电容的增加使得设备的相对快速切换操作可能无法进行。
电流增强部件A1的栅及氧化层142可以具有 的厚度。
在电流增强部件A1的栅极氧化层142的厚度小于的情况下，栅电容被减小，致使设备无法进行快速切换操作；而在电流增强部件A1的栅极氧化层142的厚度超过时，阈值电压被显著增大和栅极驱动被增大，因此使设备的使用性能降低。
图5是根据本发明另一实施方式的沿着图2的A-A’线进行的剖视图。
参考图5，根据本发明另一实施方式的功率半导体设备100可包括第一导电型漂移层110；形成于漂移层110之上的第二导电型体层120；通过穿透体层120和部分漂移层110而形成的多个沟道栅140；形成于沟道栅140之间的电流增强部件A1，所述电流增强部件A1包括形成于体层120上的第一导电型发射极层130和形成于沟道栅140的表面上的栅极氧化层142；抗干扰性改善部件A2，所述抗干扰性改进部件A2包括形成于沟道栅140的表面上的保护膜143和厚度小于电流增强部件A1的栅极氧化层142的厚度的栅极氧化层142；以及形成于漂移层110下面的第二导电型集电极层160.
在集电极层160中，因为通过在体层120中形成的通道被注入的电子电流源于从集电极层160的空穴电流的注入，以因此在导通设备的操作时产生少数载流子的高浓度注入，发生了从数十到数百倍地增加导电率的电导调制。
因此，因为电导调制，漂移层110中的电阻分量被显著减小，使得在高电压中应用成为可能。
根据本发明的另一实施方式，在漂移层110和集电极层160之间进一步包括第一导电型缓冲层150。
缓冲层150可提供场阑功能。
因此，与不具有缓冲层150的情况相比较，在同样的阻塞电压条件下，根据本发明另一个实施方式的功率半导体设备可以具有较薄的漂移层110。
根据本发明实施方式的功率半导体设备100可以进一步包括形成于发射极层130上并电气性连接至发射极层130的发射极金属层170；以及形成于集电极层160下面并电气性连接至集电极层160的集电极金属层180。
图6是示意性示出根据本发明的实施方式的制造功率半导体设备100的方法的流程图。
参考图6，根据本发明实施方式的制造功率半导体设备100的方法可包括制备第一导电型漂移层110（S10）；在漂移层110上形成第二导电型体层120（S20）；形成多个沟道栅以穿透体层120和部分漂移层110（S30）；在抗干扰性改善部件A2中形成的沟道栅140的表面上形成保护膜143（S40）；在电流增强部件A1的沟道栅140和抗干扰性改善部件A2的保护膜143的表面上形成栅极氧化层142，并用多晶硅141或金属141填充沟道栅140（S50）；在电流增强部件A1的体层120上形成发射极层130（S60）；在体层120上形成发射极金属层170（S70）；在漂移层110的下面形成第一导电型缓冲层150和第二导电型集电极层160（S80）；在集电极层160的下面形成集电极金属层180（S90）。
形成体层120（S20）可以通过外延法来完成。
体层120可以以外延法增长直到达到适当高度。
形成沟道栅（S30）可通过使用掩膜（mask）来蚀刻以穿透体层120并侵入至部分漂移层110的方式来完成。
形成保护膜143（S40）可利用化学气相沉积（CVD）来完成。
形成保护膜143（S40）可利用等离子增强CVD来完成。
可用氮化硅（SiN）来制成保护膜143。
在电流增强部件A1的沟道栅140和抗干扰性改善部件A2的保护膜143的表面上形成栅极氧化层142（S50），可通过同时在电流增强部件A1和抗干扰性改善部件A2上沉积栅极氧化层142来完成。
因为在抗干扰性改善部件A2的沟道栅140的表面上形成了保护膜143，所以与电流增强部件A1的沟道栅140相比，栅极氧化层142的形成受到了限制。
因此，抗干扰性改善部件A2的栅极氧化层142可以具有比电流增强模块A1的栅极氧化层142的厚度小的厚度。
在形成发射极层130（S60）的过程中，可注入第一导电型杂质并随后进行热处理。
通过把第一导电型杂质注入至发射极层130并随后进行热处理，导致注入的杂质沉积。
因此，通过适当的调整杂质的注入数量和热处理的时间，可调整通道的长度，并且可进一步地调整通道的电阻。
所述方法可进一步的包括在形成发射极层130（S60）之后，在发射极层130上形成电气性连接至发射极层130的发射极金属层170（S70）。
在形成发射金属层170（S70）后，可适当地移除体层120的后表面。
可通过磨削（grind）的方式完成体层120的后表面的移除。
通过减小体层120的厚度，可调整阻塞电压并可以使设备更薄。
所述方法可进一步包括在移除体层120的后表面之后，在体层120的下面形成第一导电型缓冲层150（S80）。
可通过注入第一导电型杂质的方式来形成缓冲层150。
在完成形成缓冲层（S80）的步骤之后，可在缓冲层150的下面形成集电极层160（S80）。
所述方法可进一步包括在完成形成收集层160（S80）的步骤之后，在集电极层160的下面形成电气性连接至集电极层160的集电极金属层180（S90）。
如上所述，根据本发明实施方式的功率半导体设备具有一结构，该结构具有厚度比电流增强单元的栅极氧化膜的厚度小的抗干扰性改善部件的栅极氧化膜，如此电子电流流入至其中的电流增强部件的栅极之间的距离相对较小，而对电子电流没有作用的抗干扰性改善部件的栅极之间的距离较长。
因此，根据上述提到的结构，功率半导体设备的短路抗干扰性可以被改善，并且功率半导体设备的电流密度可以被增强。
此外，因为在抗干扰性改善单元的栅极表面上形成了其介电常数小于栅极氧化膜的介电常数的保护膜，与相关技术相比，栅极的电容被减小，如此Vth可以被增加。
尽管已经结合实施方式示出和描述了本发明，但是对于本领域技术人员而言显然地是，在不脱离所附权利要求书所限定的本发明的精神和范围的前提下可以做出修改和变型。

Claims (17)

1.一种功率半导体设备，所述功率半导体设备包括：
彼此间隔预定距离而形成的多个沟槽栅；
形成于所述沟槽栅之间的电流增强部件，且所述电流增强部件包括第一导电型发射极层和形成于所述沟槽栅的表面上的栅极氧化层；以及
形成于所述沟槽栅之间的抗干扰性改善部件，且所述抗干扰性改善部件包括第二导电型体层、形成于所述沟槽栅的表面上的保护膜和厚度小于所述电流增强部件的所述栅极氧化层的厚度的栅极氧化层。
2.根据权利要求1所述的功率半导体设备，其中所述沟槽栅被形成，以使得一个沟槽栅的中心至与其相邻的沟槽栅的中心的距离是3μm。
3.根据权利要求1所述的功率半导体设备，其中所述保护膜由氮化硅(SiN)形成。
4.根据权利要求1所述的功率半导体设备，其中所述保护膜具有至的厚度。
5.根据权利要求1所述的功率半导体设备，其中所述电流增强部件的所述栅极氧化层具有至的厚度。
6.一种功率半导体设备，所述功率半导体设备包括：
第一导电型漂移层；
形成于所述漂移层上的第二导电型体层；
穿透所述体层和部分所述漂移层而形成的多个沟槽栅；
形成于所述沟槽栅之间的电流增强部件，且所述电流增强部件包括形成于所述体层上的第一导电型发射极层和形成于所述沟槽栅的表面上的栅极氧化层；
形成于所述沟槽栅之间的抗干扰性改善部件，所述抗干扰性改善部件包括形成于所述沟槽栅的表面上的保护膜和厚度小于所述电流增强部件的所述栅极氧化层的厚度的栅极氧化层；以及
形成于所述漂移层的下面的第二导电型集电极层。
7.根据权利要求6所述的功率半导体设备，其中所述沟槽栅被形成，以使得一个沟槽栅的中心至与其相邻的沟槽栅的中心的距离是3μm。
8.根据权利要求6所述的功率半导体设备，其中所述保护膜由氮化硅(SiN)形成。
9.根据权利要求6所述的功率半导体设备，其中所述保护膜具有至的厚度。
10.根据权利要求6所述的功率半导体设备，其中所述电流增强部件的所述栅极氧化层具有至的厚度。
11.根据权利要求6所述的功率半导体设备，所述功率半导体设备进一步包括所述漂移层和所述集电极层之间的第一导电型缓冲层。
12.根据权利要求6所述的功率半导体设备，所述功率半导体设备进一步包括：
形成于所述发射极层上并电气性连接至所述发射极层的发射极金属层；以及
形成于所述集电极层下面并电气性连接至所述集电极层的集电极金属层。
13.一种制造功率半导体设备的方法，所述方法包括：
制备第一导电型漂移层；
在所述漂移层上形成第二导电型体层；
形成多个沟槽栅以穿透所述体层和部分所述漂移层；
在所述沟槽栅之间形成电流增强部件；
在所述沟槽栅之间形成抗干扰性改善部件；
在所述抗干扰性改善部件中形成的所述沟槽栅的表面上形成保护膜；
在所述电流增强部件的所述沟槽栅的表面上和所述抗干扰性改善部件的所述保护膜的表面上形成栅极氧化层，以及用多晶硅填充所述沟槽栅；
在所述电流增强部件的所述体层上形成第一导电型发射极层；
在所述体层上形成发射极金属层；
在所述漂移层下面形成第一导电型缓冲层和第二导电型集电极层；以及
在所述集电极层下面形成集电极金属层。
14.根据权利要求13所述的方法，其中所述沟槽栅被形成，以使从一个沟槽栅的中心至与其相邻的沟槽栅的中心的距离是3μm。
15.根据权利要求13所述的方法，其中所述保护膜由氮化硅(SiN)形成。
16.根据权利要求13所述的方法，其中所述保护膜具有至的厚度。
17.根据权利要求13所述的方法，其中所述电流增强部件的所述栅极氧化层具有至的厚度。
CN201310308658.4A 2013-03-29 2013-07-22 功率半导体设备及其制作方法 Expired - Fee Related CN104078494B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130034668A KR101452098B1 (ko) 2013-03-29 2013-03-29 전력 반도체 소자 및 그 제조 방법
KR10-2013-0034668 2013-03-29

Publications (2)

Publication Number Publication Date
CN104078494A CN104078494A (zh) 2014-10-01
CN104078494B true CN104078494B (zh) 2017-04-12

Family

ID=51599659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310308658.4A Expired - Fee Related CN104078494B (zh) 2013-03-29 2013-07-22 功率半导体设备及其制作方法

Country Status (3)

Country Link
US (1) US8981423B2 (zh)
KR (1) KR101452098B1 (zh)
CN (1) CN104078494B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332497B (zh) * 2014-11-05 2017-02-01 中国东方电气集团有限公司 注入增强型绝缘栅双极型晶体管
CN104332496B (zh) * 2014-11-05 2018-03-23 中国东方电气集团有限公司 一种注入增强型绝缘栅双极型晶体管
JP7342742B2 (ja) * 2020-03-11 2023-09-12 三菱電機株式会社 半導体装置
CN114512536B (zh) * 2022-04-18 2022-07-15 绍兴中芯集成电路制造股份有限公司 超结半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789560A (en) * 1986-01-08 1988-12-06 Advanced Micro Devices, Inc. Diffusion stop method for forming silicon oxide during the fabrication of IC devices
CN102779842A (zh) * 2012-07-18 2012-11-14 电子科技大学 一种变形槽栅介质的cstbt器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4623956B2 (ja) 2003-11-12 2011-02-02 株式会社豊田中央研究所 Ｉｇｂｔ
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
JP5040240B2 (ja) 2006-09-29 2012-10-03 三菱電機株式会社 絶縁ゲート型半導体装置
JP2008205230A (ja) * 2007-02-21 2008-09-04 Toyota Central R&D Labs Inc トレンチ構造のｍｏｓ半導体装置、寿命評価装置及び寿命評価方法
JP5394647B2 (ja) * 2008-03-14 2014-01-22 株式会社豊田中央研究所 半導体装置
US8022474B2 (en) * 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
US20100193835A1 (en) * 2009-02-05 2010-08-05 Force-Mos Technology Corporation Trench insulated gate bipolar transistor (GBT) with improved emitter-base contacts and metal schemes
JP5609939B2 (ja) * 2011-09-27 2014-10-22 株式会社デンソー 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789560A (en) * 1986-01-08 1988-12-06 Advanced Micro Devices, Inc. Diffusion stop method for forming silicon oxide during the fabrication of IC devices
CN102779842A (zh) * 2012-07-18 2012-11-14 电子科技大学 一种变形槽栅介质的cstbt器件

Also Published As

Publication number Publication date
KR20140118541A (ko) 2014-10-08
US8981423B2 (en) 2015-03-17
CN104078494A (zh) 2014-10-01
US20140291722A1 (en) 2014-10-02
KR101452098B1 (ko) 2014-10-16

Similar Documents

Publication Publication Date Title
CN110061050B (zh) 半导体器件和具有势垒区的绝缘栅双极型晶体管
US5702961A (en) Methods of forming insulated gate bipolar transistors having built-in freewheeling diodes and transistors formed thereby
CN105280711B (zh) 电荷补偿结构及用于其的制造
CN101976683B (zh) 一种绝缘栅双极型晶体管及其制造方法
CN102456717B (zh) 半导体器件和用于制造半导体器件的方法
US20210273091A1 (en) Split trench gate super junction power device
CN103383966B (zh) 具有改善的鲁棒性的半导体器件
JP2009218543A (ja) 半導体装置
KR100514398B1 (ko) 실리콘 카바이드 전계제어 바이폴라 스위치
TWI536559B (zh) 電荷庫igbt頂端結構及製備方法
CN112201690A (zh) Mosfet晶体管
CN106997899A (zh) 一种igbt器件及其制备方法
CN104078494B (zh) 功率半导体设备及其制作方法
US10388726B2 (en) Accumulation enhanced insulated gate bipolar transistor (AEGT) and methods of use thereof
CN104465771B (zh) 具有场电极的晶体管器件
CN114093934A (zh) 一种igbt器件及其制造方法
CN110419111A (zh) 自对准且稳健的绝缘栅双极晶体管器件
US20150144990A1 (en) Power semiconductor device and method of manufacturing the same
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN108305893B (zh) 半导体装置
KR101550798B1 (ko) 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법
CN107634094B (zh) 一种绝缘栅双极性晶体管结构及其制造方法
JPH08274351A (ja) 誘電体分離半導体装置およびその製造方法
CN109346508B (zh) 具有电流路径方向控制功能的半导体结构
CN104009081B (zh) 功率半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170412

Termination date: 20210722