CN104701162A - 半导体器件、pin二极管和igbt的制作方法 - Google Patents

Abstract

本发明提供一种半导体器件的制作方法，同时还提供了PIN二极管的制作方法以及IGBT的制作方法，所述半导体器件的制作方法包括提供多个半导体衬底；对需进行少子寿命控制的半导体衬底上的功能区进行少子寿命控制处理；采用键合工艺将所有半导体衬底进行键合，得到半导体器件。本发明中提供的半导体器件制作方法采用键合工艺形成半导体器件，且在键合之前，对需要进行少子寿命控制的半导体衬底进行少子寿命控制后，再通过键合工艺形成半导体器件，由于单独对半导体衬底进行少子寿命控制处理，因此相邻区域的少子寿命之间没有必然联系和影响，可以得到内部少子寿命分布突变式的半导体器件。

Description

半导体器件、PIN二极管和IGBT的制作方法

技术领域

本发明涉及半导体器件制作领域，更具体的说是涉及一种半导体器件、PIN二极管和IGBT（Insulated Gate Bipolar Transistor，绝缘栅型双极晶体管）的制作方法。

背景技术

寿命控制技术的原理是向器件内部引入空间分布适当的复合中心，以有效减小少子寿命，提高器件开关速度。局部寿命控制技术是通过改变半导体内部分区域的少子寿命以达到优化器件性能的技术。纵向寿命控制技术又叫轴向寿命控制技术，是让少子寿命分布沿器件轴向变化的技术，横向寿命控制技术是让少子寿命沿着平行于器件表面的方向变化的技术。

传统的寿命控制技术主要是掺金技术、掺铂技术、电子辐照技术、中子辐照技术，但是所述传统的寿命控制技术只能对半导体基片或半导体衬底进行整体寿命控制，即传统的寿命控制技术均为全局性的寿命控制，均匀地作用在整个半导体基板厚度上。为了得到更加优化的半导体器件，在制作半导体器件时，需要只改变半导体基片中一部分区域的少子寿命，其他区域的少子寿命不变，此时，这些传统的寿命控制技术将不再适用。

针对上述问题，现有技术中提供了一种纵向局部寿命控制技术，即轻离子辐照技术。轻离子技术是目前唯一能够实现局部寿命控制的技术，它与电子辐照相似，都是利用辐照感生的缺陷作为复合中心来控制少子的寿命。轻离子辐照的射程小于器件的轴向尺寸时，在射程末端会形成缺陷浓度比其他位置高得多的缺陷峰(即高浓度复合中心区)，缺陷峰的位置可通过离子辐照的能量来控制。

与掺金、掺铂、电子辐照和中子辐照等技术传统寿命控制技术相比，轻离子辐照形成的缺陷峰的位置为器件性能的优化提供了新的设计自由度。但是轻离子辐照寿命控制技术的精度较差，无法得到寿命分布突变的半导体器件。

发明内容

有鉴于此，本发明提供一种半导体器件制作方法，以解决现有技术中轻离子辐照技术实现纵向局部寿命控制时，其精度较差，无法得到寿命分布突变的半导体器件的问题。

为实现上述目的，本发明提供如下技术方案：

一种半导体器件制作方法，包括以下步骤：

A、提供第一半导体衬底～第m半导体衬底，m为大于或等于2的整数，第一半导体衬底～第m半导体衬底中至少2个半导体衬底上的功能区不同；

B、对需进行少子寿命控制的半导体衬底上的功能区进行少子寿命控制处理；

C、采用键合工艺将所有半导体衬底进行键合，得到半导体器件。

优选地，步骤B中所述的少子寿命控制处理采用的寿命控制技术为局部寿命控制技术或全部寿命控制技术。

优选地，所述局部寿命控制技术为轻离子辐照技术。

优选地，所述轻离子辐照技术为氢离子辐照技术或氦离子辐照技术。

优选地，所述全部寿命控制技术为掺金技术、掺铂技术、电子辐照技术或中子辐照技术。

优选地，所述键合工艺为直接键合工艺、低温键合工艺或场致键合工艺。

优选地，在步骤B和步骤C之间还可以包括：步骤B2：对需要减薄的半导体衬底进行减薄，使所有半导体衬底键合后形成的半导体器件的厚度为所述半导体器件的耐压厚度。

优选地，所述第一半导体衬底～第m半导体衬底的基材相同，且所述基材的材料为B、Si、Ge、Te、GaAs、InP、SiC、Ge-Si、GaN、金刚石、GaP中的任意一种。

本发明还提供了一种PIN二极管的制作方法，所述PIN二极管采用上面任意一项所述的半导体器件制作方法制作，所述PIN二极管的制作方法具体包括：

提供第一半导体衬底和第二半导体衬底，其中，所述第一半导体衬底的一个表面形成有阳极掺杂区，所述第二半导体衬底的一个表面形成有阴极掺杂区；

对所述第一半导体衬底进行少子寿命控制处理；

减薄所述第一半导体衬底背离所述阳极掺杂区的表面至第一半导体衬底与第二半导体衬底的厚度之和为PIN二极管的耐压厚度；

采用键合工艺将减薄后的第一半导体衬底的减薄面，与第二半导体衬底背离所阴极掺杂区的表面键合。

本发明还提供了一种IGBT的制作方法，所述IGBT采用上面任意一项所述的半导体器件制作方法制作，所述IGBT的制作方法具体包括：

提供第一半导体衬底和第二半导体衬底，其中，所述第一半导体衬底的一个表面内形成有IGBT元胞，所述IGBT元胞包括漂移区，位于所述漂移区表面内的基区，位于所述基区表面内的两个发射区，以及覆盖所述两个发射区的发射极金属，所述第二半导体衬底的表面包括缓冲层；

采用掩膜版遮挡所述第一半导体衬底表面的基区以外的部分，对所述基区进行第一少子寿命控制处理，并减薄所述第一半导体衬底背离所述IGBT元胞的表面，得到第一待键合片；

对所述第二半导体衬底进行第二少子寿命控制处理，得到第二待键合片；

采用键合工艺将所述第一待键合片上背离所述IGBT元胞的表面与所述第二待键合片缓冲层所在的表面键合，形成键合片；

减薄所述键合片背离所述IGBT元胞的表面，直至暴露出所述缓冲层；

在所述缓冲层表面形成并列排布的掺杂类型相反的两个掺杂区。

优选地，所述漂移区、所述发射区和所述缓冲层的掺杂类型相同，且与所述基区的掺杂类型相反。

本发明同时还提供了另外一种PIN二极管的制作方法，所述PIN二极管采用上面所述的半导体器件制作方法制作，所述PIN二极管的制作方法具体包括：

提供第一半导体衬底、第二半导体衬底和第三半导体衬底，其中，所述第二半导体衬底的一个表面形成有阴极掺杂区；

对所述第一半导体衬底进行少子寿命控制处理；

采用键合工艺将经过少子寿命控制处理后的第一半导体衬底与第二半导体衬底背离所述阴极掺杂区的表面键合形成第一键合片；

将所述第一键合片中的第一半导体衬底减薄；

将减薄后的第一键合片的第一半导体衬底与第三半导体衬底键合形成第二键合片；

将所述第二键合片中的第三半导体衬底减薄至第二键合片的厚度为所述PIN二极管的耐压厚度；

在减薄后的第二键合片中的第三半导体衬底形成阳极掺杂区。

经由上述的技术方案可知，与现有技术中采用轻离子辐照技术对一个半导体衬底进行寿命控制处理相比，本发明中提供的半导体器件制作方法是应用在至少两个半导体衬底的情况下，即采用纵向局部寿命控制技术或全部寿命控制技术对至少一个半导体衬底进行寿命控制，然后再将经过寿命控制技术处理过的半导体衬底与其他经过处理或未经处理的半导体衬底进行键合，使得多个半导体衬底合成为一个半导体键合片。由于键合前对半导体衬底进行少子寿命控制处理，每个半导体衬底中的少子寿命不同，在将多个半导体衬底键合后，形成的半导体键合片沿其深度方向，不同区域，即原来的半导体衬底内部的少子寿命不同，也即所述半导体键合片具有多个少子寿命不相同的区域；且由于在对所述多个半导体衬底进行寿命控制处理时，寿命控制过程是单独对每个半导体衬底进行的，即半导体键合片的每个区域的少子寿命不会受到其他区域少子寿命的影响，从而实现了纵向局部寿命分布突变的半导体器件。

本发明中还提供了一种PIN二极管的制作方法和IGBT的制作方法，其中所述PIN二极管和所述IGBT的制作过程中均采用键合工艺将多个半导体衬底键合在一起实现，且所述半导体衬底中包含经过少子寿命控制的半导体衬底，从而得到纵向局部寿命突变的PIN二极管或IGBT，由于各个半导体衬底上的少子寿命不同，可以根据实际需求对不同的半导体衬底进行少子寿命控制，而不影响其他区域的少子寿命，进而使得PIN二极管或IGBT达到最优使用效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例一提供的半导体器件制作方法流程图；

图2为本发明实施例二提供一种PIN二极管的生产方法工艺图；

图3为本发明实施例三提供一种TI-IGBT器件的生产方法工艺图；

图4为本发明实施例四提供的另一种PIN二极管的生产方法工艺图。

具体实施方式

正如背景技术部分所述，现有技术中轻离子辐照技术存在少子寿命控制精度较差，无法得到寿命分布突变的半导体器件的问题。

发明人发现，出现上述现象的原因是，轻离子辐照技术虽然能够实现纵向局部寿命控制，但是由于其自身原理，在辐照过程中，不仅对缺陷峰处形成了缺陷（即复合中心），实现了局部寿命控制，在缺陷峰和半导体基片表面之间不需要寿命控制的区域也形成了缺陷，该部分的缺陷密度是缺陷峰处的10%～20%，称为缺陷拖尾。即轻离子辐照技术在对半导体基片进行寿命控制时，要形成缺陷峰，必然会影响到缺陷峰和半导体基片表面之间区域的少子寿命分布，出现缺陷拖尾现象，也即其控制精度较差，无法得到寿命分布突变的半导体器件。

基于此，发明人经过研究发现，提供一种半导体器件制作方法，包括以下步骤：

A、提供第一半导体衬底～第m半导体衬底，m为大于或等于2的整数，第一半导体衬底～第m半导体衬底中至少2个半导体衬底上的功能区不同；

B、对需进行少子寿命控制的半导体衬底上的功能区进行少子寿命控制处理；

C、采用键合工艺将所有半导体衬底进行键合，得到半导体器件。

由上述的技术方案可知，本发明提供的半导体器件制作方法提供多个半导体衬底，然后分别对多个半导体衬底中的部分进行寿命控制，最后将多个半导体衬底进行键合，形成半导体键合片。由于所述半导体键合片的每个区域内少子寿命与其他区域少子寿命之间是在各个半导体衬底键合前单独进行寿命控制的，在控制一个区域的少子寿命时，没有对其他区域的少子寿命产生影响，且每个区域的少子寿命均可以根据实际需要进行相应的控制，在半导体衬底键合形成的半导体键合片内部，每个区域的少子寿命与相邻区域的少子寿命之间没有必然联系和影响，因此可以得到内部少子寿命分布突变式的半导体器件。

以上是本申请的核心思想，下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

下面通过几个实施例具体描述本发明提供的半导体器件及其纵向局部寿命控制方法。

实施例一

本发明实施例公开了一种半导体器件的制作方法，如图1所示，包括以下步骤：

步骤A、提供第一半导体衬底～第m半导体衬底，m为大于或等于2的整数，第一半导体衬底～第m半导体衬底中至少2个半导体衬底上的功能区不同；

步骤B、对需进行少子寿命控制的半导体衬底上的功能区进行少子寿命控制处理；

步骤C、采用键合工艺将所有半导体衬底进行键合，得到半导体器件。

需要说明的是，本实施例中并不限定所述多个半导体衬底的个数，根据实际半导体器件的结构，所述半导体衬底的个数可以为大于或等于2的任意整数，由于实际半导体器件中对少子寿命控制的区域个数要求不同，多数为两个少子寿命控制区或三个少子寿命控制区，因此，本实施例中优选的所述半导体衬底的个数为2片或3片。

本实施例中对多个半导体衬底中的至少一个半导体衬底进行少子寿命控制处理，即本实施例中对半导体衬底进行少子寿命控制处理的个数不进行限定，可以是所有半导体衬底中的一个进行少子寿命控制处理，也可以是对其中的多个半导体衬底进行少子寿命控制处理，甚至对所有的所述半导体衬底均进行少子寿命控制处理，具体视半导体器件的少子寿命控制区域的实际情况而定，本实施例中对此不作限定。

另外，本实施例中所述的少子寿命控制处理采用的少子寿命控制技术包括全部寿命控制技术和局部寿命控制技术。即本实施例中对所述半导体衬底进行少子寿命控制处理时，不仅仅限于局部寿命控制技术，还可以采用全部寿命控制技术。需要说明的是，本实施例中所述局部寿命控制技术包括轻离子辐照技术，更具体的包括氢离子辐照技术和氦离子辐照技术。所述全部寿命控制技术包括掺金技术、掺铂技术、电子辐照技术和中子辐照技术等技术。

本实施例中采用键合工艺将多个半导体衬底键合在一起的所述的键合工艺优选为直接键合工艺、低温键合工艺或场致键合工艺，具体采用什么样的键合工艺可以根据半导体器件的具体结构情况进行选择，本实施例中不做限定。

需要说明的是，为了避免在半导体衬底的制作过程中出现翘曲和碎片，通常在厚度较大的半导体基片上进行掺杂等工序形成半导体衬底，然后再减薄所述厚度较大半导体衬底，形成半导体器件。因此，本实施例中同样的，在将多个半导体衬底键合之前，还可以包括对需要减薄的半导体衬底进行减薄，使所有半导体衬底键合后形成的半导体器件的厚度为所述半导体器件的耐压厚度。

与传统的纵向局部寿命控制方法中对一个半导体衬底进行处理不同的是，本实施例中提供的纵向局部寿命控制方法，对多个半导体衬底进行少子寿命控制处理，然后通过键合工艺，将多个半导体衬底键合组合起来，形成一个具有一定功能的半导体键合片，从而实现不同深度少子寿命分布不同，且各个区域少子寿命互不影响的突变式半导体键合片，再经过其他工艺处理，形成纵向局部少子寿命分布不同的半导体器件。

为详细说明本发明中提供的纵向局部寿命控制方法，本发明中以具体的半导体器件制作过程为例进行说明。

实施例二

本实施例中提供一种PIN二极管的制作方法，所述PIN二极管是通过在P型半导体材料和N型半导体材料之间加入一薄层低掺杂的本征半导体层（也称I型半导体层），组成的这种P-I-N结构的二极管就是PIN二极管。

需要说明的是，本实施例中以所述半导体衬底为硅片进行说明，但并不仅限于硅材料，所述半导体衬底的材质还可以为B、Ge、Te、GaAs、InP、SiC、Ge-Si、GaN、金刚石、GaP中的任意一种，本实施例中对此不做限定。另外，所述硅片可以是通过直拉法得到的CZ硅片，也可以是通过区熔法得到的FZ硅片，其掺杂类型可以为P型，也可以是N型，掺杂浓度可自由选择，本实施例中均不做限定。

采用本发明中实施例一提供的半导体器件的制作方法制作所述PIN二极管的具体流程如图2所示，包括：

步骤S101：提供第一半导体衬底和第二半导体衬底，其中，所述第一半导体衬底的一个表面有形成阳极掺杂区，所述第二半导体衬底的一个表面形成有阴极掺杂区；

本实施例中，所述第一半导体衬底即为图2中所示的硅片11，硅片11为在N^-型轻掺杂硅片的其中一个表面区域形成有PIN二极管阳极掺杂区（即P⁺掺杂区及P⁺⁺掺杂区）的半导体衬底。所述第二半导体衬底即为图2中所示的硅片12，硅片12为在N-型轻掺杂硅片的其中一个表面区域形成有PIN二极管阴极掺杂区（即N⁺掺杂区及N⁺⁺掺杂区）的半导体衬底。

需要说明的是，本实施例中不限定所述N^-型轻掺杂中的杂质元素具体为磷元素或锑元素，只要能得到N^-型轻掺杂硅片即可，另外，本实施例中不限定所述N^-轻掺杂的浓度范围，在一些半导体器件中，所述N^-轻掺杂的浓度范围为10¹²ion/cm³～10¹⁵ion/cm³，在其他半导体器件中所述N^-轻掺杂的浓度范围还可以是其他范围值。本实施例中所述N^-型轻掺杂并不限定其具体掺杂浓度，根据实际PIN二极管的开关性能进行选择即可，本实施例中不再赘述。

同样的，所述P⁺掺杂区及P⁺⁺掺杂区中的杂质元素和掺杂浓度以及所述N⁺掺杂区及N⁺⁺掺杂区中的杂质元素和掺杂浓度，本实施例中也不进行限定。

步骤S102：对所述第一半导体衬底进行少子寿命控制处理；

对掺杂好的硅片11进行电子辐照处理。其中，所述电子辐照剂量可以根据实际需要并通过计算得到。

需要说明的是，本步骤中对掺杂好的硅片11进行电子辐照处理，仅仅是为了减小少子寿命，本实施例中不限定减小少子寿命的技术仅为电子辐照处理技术，还可以为其他全部少子寿命控制技术或局部少子寿命控制技术。

步骤S103：减薄所述第一半导体衬底背离所述阳极掺杂区的表面至第一半导体衬底与第二半导体衬底的厚度之和为PIN二极管的耐压厚度；

将辐照后的硅片11没有掺杂的一面进行减薄。由于硅片较薄时，不利于对硅片进行加工处理，且硅片较薄，容易在加工过程中出现碎裂或翘曲，为避免上述现象出现，在半导体器件加工过程中，均选取较厚的硅片，然后在一部分工艺完成后，再对硅片进行减薄处理。所述减薄过程可以采用抛光工艺或切削工艺形成，本实施例中不做限定。需要说明的是，为方便下面键合工艺的进行，本实施例中优选的所述减薄采用的是抛光工艺，从而在后续键合时，可以直接将硅片11与其他硅片进行键合，而无需再设置抛光步骤。

步骤S104：采用键合工艺将减薄后的第一半导体衬底的减薄面，与第二半导体衬底背离所阴极掺杂区的表面键合。

本实施例中所述键合工艺可以为硅直接键合工艺（Silicon Direct Bonding，简称SDB）、硅片低温键合工艺或场致键合工艺。由于SDB工艺简单，与半导体工艺完全兼容，且两键合片的晶向、电阻率、导电类型、厚度、掺杂浓度等可自由选择。因此，本实施例中优选的所述键合工艺为硅直接键合工艺。

从上述步骤可以看出，本实施例中制作形成的PIN二极管沿其纵向分为两个少子寿命分布不同的区域，即未经少子寿命控制的长寿命区（原硅片12）和经过电子辐照技术处理后的短寿命区（原硅片11）。这样在PIN二极管导通时，PN结（所述PN结是指原硅片11中P⁺区与N^-区交界位置）注入最大的非平衡载流子进入N^-区域。当PIN二极管关断时，多数的非平衡载流子处于短寿命区，少子寿命越短，PIN二极管的恢复时间越短，这样过剩的非平衡载流子很快复合消失，加快了PIN二极管的恢复速度，优化了PIN的反向恢复特性。另外，在N^-区域距PN结较远的地方的少数载流子寿命较长，这样PIN二极管的正向导通特性较好。

本实施例中采用对两个硅片其中的一个进行少子寿命控制处理，另一个硅片不进行少子寿命控制处理，然后将两个硅片通过键合工艺形成键合硅片，最终形成具有两个不同少子寿命分布的PIN二极管，也即实现了突变式的纵向局部少子寿命分布的半导体器件，从而优化了PIN二极管的开关性能，提高了开关速度。

实施例三

本实施例中提供一种具有多个不同少子寿命区的TI-IGBT（Triple modeIntegrate-Insulated Gate Bipolar Transistor，三模式集成绝缘栅型双极晶体管）半导体器件的制作方法，如图3所示，包括：

步骤S201：提供第一半导体衬底21和第二半导体衬底22，其中，第一半导体衬底21的一个表面内形成有IGBT元胞，所述IGBT元胞包括漂移区211，位于所述漂移区211表面内的基区212，位于所述基区212表面内的两个发射区213和214，以及覆盖所述两个发射区的发射极金属215，所述第二半导体衬底的表面包括缓冲层216；

需要说明的是，所述漂移区为N型轻掺杂区或P型轻掺杂区，本实施例中对此不作限定，可以根据实际半导体器件的应用场景具体选择，本实施例中优选的所述漂移区为N型轻掺杂区。所述基区的掺杂类型与漂移区的掺杂类型相反，同时，基区的掺杂类型与漂移区的掺杂类型相同。

另外，需要说明的是，对于没有缓冲层的IGBT，本实施例中所述第二半导体衬底可以仅为具有N型轻掺杂的半导体基片，如硅片，其表面可以不设置缓冲层。本实施例中优选的，所述第二半导体衬底的表面设置有缓冲层。

步骤S202：采用掩膜版遮挡所述第一半导体衬底21表面的基区212以外的部分，对所述基区212进行第一少子寿命控制处理，并减薄所述第一半导体衬底背离所述IGBT元胞的表面，得到第一待键合片；

所述减薄的过程可以通过抛光工艺慢慢磨切第一半导体衬底背离所述IGBT元胞的表面。

步骤S203：对所述第二半导体衬底进行第二少子寿命控制处理，得到第二待键合片；

所述第一少子寿命控制处理和所述第二少子寿命控制处理可以采用相同的少子寿命控制技术，也可以是不相同的，本实施例中优选的，所述第一少子寿命控制处理采用的是轻离子辐照技术，所述第二少子寿命控制处理采用的是掺金技术或掺铂技术。当然，在本发明的其他实施例中，所述第一少子寿命控制处理和所述第二少子寿命控制处理还可以采用其他的全部少子寿命控制技术或局部寿命控制技术，本实施例中对此不做限定。

本实施例中，对硅片22进行掺金技术或掺铂技术还可以用电子辐照代替，来降低硅片22的少子寿命，且本实施例中在对硅片22进行少子寿命控制时，其少子寿命比硅片21中P-基区的少子寿命短。需要说明的是，硅片22中的少子寿命也可以比硅片21中的少子寿命长，针对不同的半导体器件的应用场合，两者的少子寿命关系可以根据实际需求进行变化，本实施中对此并不做限定。

步骤S204：采用键合工艺将所述第一待键合片上背离所述IGBT元胞的表面与所述第二待键合片缓冲层所在的表面键合，形成键合片；

步骤S205：减薄所述键合片背离所述IGBT元胞的表面，直至暴露出所述缓冲层；

所述减薄的过程可以为机械切削先将大部分的第二半导体衬底背离缓冲层的表面切掉，然后通过抛光工艺将第二半导体衬底继续磨切，直至暴露出缓冲层。

需要说明的是，在减薄第二半导体衬底时，需要注意减薄后的键合片的总厚度满足制作得到的IGBT的耐压厚度。因此，本实施例中，在减薄第一半导体衬底和减薄键合片时减薄的具体厚度，均在IGBT的制作设计中已经设计好，只要根据设计的数据进行制作即可。

步骤S206：在所述缓冲层表面形成并列排布的掺杂类型相反的两个掺杂区。

在缓冲层的表面形成两个并列的掺杂类型相反的掺杂区，本实施例中不限定形成所述两个掺杂区的具体工艺，可以采用光刻工艺形成预掺杂图形，然后通过离子注入，形成掺杂区，还可以采用其他局部掺杂技术形成两个掺杂区，本实施例中对此不做限定。

本实施例中同样地，分别对两个硅片进行少子寿命控制处理，然后通过键合工艺将两个硅片进行键合，形成纵向少子寿命不同的多个少子寿命区，即得到了内部少子寿命突变式分布的功率半导体器件。

具体的，本实施例中TI-IGBT沿其正面至背面，分为三个少子寿命不同的三个部分，分别为：①、P-基区短少子寿命区，可以优化TI-IGBT内部寄生的PIN二极管的恢复特性；②、N+缓冲层短少子寿命区，可以加快TI-IGBT关断时过剩载流子的复合速度；③、除上述两个区域外的长少子寿命区，能够降低TI-IGBT在IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）模式和FRD（Fast Recovery Diode，快恢复二极管）模式时的导通压降。

实施例四

本实施例中提供另外一种PIN二极管的制作方法，其中，与实施例二中所述的方法不同的是，本实施例中所述PIN二极管通过三个硅片键合形成。具体的制作步骤如图4所示，包括：

步骤S301：提供第一半导体衬底31、第二半导体衬底32和第三半导体衬底33，其中，所述第二半导体衬底32的一个表面形成有阴极掺杂区；

本实施例中所述第一半导体衬底31、第二半导体衬底32和第三半导体衬底33的材料均优选为硅。所述第二半导体衬底的一个表面形成有阴极掺杂区；所述阴极掺杂区包括位于第二半导体衬底表面的N⁺⁺掺杂区和位于所述N⁺⁺掺杂区表面的N⁺掺杂区。

步骤S302：对所述第一半导体衬底31进行少子寿命控制处理；

所述少子寿命控制处理可以是局部寿命控制技术，也可以是全部少子寿命控制技术，由于本步骤中对所述第一半导体衬底的全部进行少子寿命控制处理，因此，本实施例中优选的所述少子寿命控制处理采用的是全部少子寿命控制技术，例如：掺金技术、掺铂技术、电子辐照技术或中子辐照技术等。本实施例中对采用的具体的全部少子寿命控制技术不做限定。

步骤S303：采用键合工艺将经过少子寿命控制处理后的第一半导体衬底31与第二半导体衬底32背离所述阴极掺杂区的表面键合形成第一键合片；

所述键合工艺可以是硅直接键合工艺、低温键合工艺或场致键合工艺中饿任意一种，本实施例中对此不做限定，本实施例中优选的采用硅直接键合工艺。

步骤S304：将所述第一键合片中的第一半导体衬底31减薄；

所述减薄与上面几个实施例中采用的减薄工艺相同，本实施例中不再进行详细描述。

步骤S305：将减薄后的第一键合片的第一半导体衬底31与第三半导体衬底33键合形成第二键合片；

步骤S306：将所述第二键合片中的第三半导体衬底33减薄至第二键合片的厚度为所述PIN二极管的耐压厚度；

步骤S307：在减薄后的第二键合片中的第三半导体衬底33形成阳极掺杂区。

需要说明的是，所述阳极掺杂区包括位于所述第二键合片背离所述阴极掺杂区的P⁺⁺掺杂区和位于所述P⁺⁺掺杂区表面的P⁺掺杂区。

本实施例中通过键合工艺将三个硅片键合在一起形成PIN二极管，所述PIN二极管形成有三个少子寿命长短不同的区域，分别为长少子寿命区一（原硅片32）、短少子寿命区（原硅片31）和长少子寿命区二（硅片33）。与实施例二中的PIN二极管相比，本实施例中的P⁺区域和P⁺⁺区域也是长少子寿命区。实施例二中所述的PIN二极管由于P⁺区域和P⁺⁺区域也进行了少子寿命控制，即也引入了复合中心，导致PIN二极管反向偏置时漏电流太大。而采用本实施例中所述的方法制作的PIN二极管的漏电流降低了很多，同时能提高器件的可靠性。

需要说明的是，以上实施例中均是先对多个半导体衬底分别进行少子寿命控制处理，然后再将经过少子寿命控制处理的多个半导体衬底采用键合工艺形成键合片，从而形成具有多个不同少子寿命区域的半导体器件。

其中，由于所述少子寿命控制处理是对不同的半导体衬底分别进行处理的，每个半导体衬底中的少子寿命不同，键合后各个区域的少子寿命互不影响，从而可以实现沿纵向少子寿命分布突变的半导体器件。另外，本发明中提供的半导体器件制作方法中，对半导体衬底进行少子寿命控制处理时，由于键合前的半导体衬底厚度较薄，可以采用局部寿命控制也可以采用全部寿命控制进行处理，尤其在采用全部寿命控制技术时，不会由于现有技术中轻离子辐照技术形成的缺陷拖尾现象，使不需要降低少子寿命的区域而降低，即在优化一个区域的时候，不影响其他区域。

且现有技术中的纵向局部寿命控制技术仅仅为轻离子辐照技术，其寿命控制区域的深度需要通过控制辐照离子的能量来控制，如果需要少子寿命控制的区域深度较深时，需要使用到高能量注入机和长时间的离子注入，一方面需要非常规的工艺，另一方面，长时间的离子注入导致生产效率较低。在更深度时，例如深度超过100μm时，该方法几乎无法实现。

本发明中，通过键合工艺实现多个半导体衬底的键合，因此对于半导体器件的不同深度区域，均可以采用半导体衬底来代替，从而可以实现任意深度区域的少子寿命控制，即本发明提供的半导体器件制作方法不受半导体少子寿命控制区域深度的影响。

另外，轻离子辐照技术只能是氢离子辐照技术和氦离子辐照技术，无法引入其他能级的复合中心。而且在引入缺陷时，在退火后，还会形成一定浓度的氢施主，影响了半导体本身的掺杂分布。同样，氦离子注入退火后会形成一定浓度的热施主，也影响了半导体本身的掺杂分布。

本发明提供的方法可以使用现有技术中的全部寿命控制技术实现局部寿命控制，因此，为局部寿命控制提供了更多的实现方式，而不仅仅限于轻离子辐照技术。

此外，需要说明的是，本发明实施例提供的纵向局部少子寿命控制方法可以使用在几乎所有的功率半导体器件中，改善其性能，如PIN二极管，功率MOSFET、IGBT等器件，本发明中对所述半导体器件并不做限定，只要需要少子寿命控制的半导体器件均可以通过本发明提供的纵向局部寿命控制方法得到。

以上实施例中仅以硅片进行说明，所述半导体衬底还可以是其他材质的基片，如B、Si、Ge、Te、GaAs、InP、SiC、Ge-Si、GaN、金刚石、GaP中的任意一种，由于半导体材料性质相似，本说明书中不一一对其进行详细描述。

同时，以上实施例中硅片的数量以2片和3片为例介绍了PIN二极管的制造方法，在实际应用过程中，所述硅片数量还可以继续增多，从而增加少子寿命不同的区域的个数，本说明书中也不再一一说明，其具体原理与上述实施例中所述的原理相同。

本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种半导体器件制作方法，其特征在于，包括以下步骤：

A、提供第一半导体衬底～第m半导体衬底，m为大于或等于2的整数，第一半导体衬底～第m半导体衬底中至少2个半导体衬底上的功能区不同；

B、对需进行少子寿命控制的半导体衬底上的功能区进行少子寿命控制处理；

C、采用键合工艺将所有半导体衬底进行键合，得到半导体器件。

2.根据权利要求1所述的半导体器件制作方法，其特征在于，步骤B中所述的少子寿命控制处理采用的寿命控制技术为局部寿命控制技术或全部寿命控制技术。

3.根据权利要求2所述的半导体器件制作方法，其特征在于，所述局部寿命控制技术为轻离子辐照技术。

4.根据权利要求3所述的半导体器件制作方法，其特征在于，所述轻离子辐照技术为氢离子辐照技术或氦离子辐照技术。

5.根据权利要求2所述的半导体器件制作方法，其特征在于，所述全部寿命控制技术为掺金技术、掺铂技术、电子辐照技术或中子辐照技术。

6.根据权利要求1所述的半导体器件制作方法，其特征在于，所述键合工艺为直接键合工艺、低温键合工艺或场致键合工艺。

7.根据权利要求1所述的半导体器件制作方法，其特征在于，在步骤B和步骤C之间还可以包括：

步骤B2：对需要减薄的半导体衬底进行减薄，使所有半导体衬底键合后形成的半导体器件的厚度为所述半导体器件的耐压厚度。

8.根据权利要求1所述的半导体器件制作方法，其特征在于，所述第一半导体衬底～第m半导体衬底的基材相同，且所述基材的材料为B、Si、Ge、Te、GaAs、InP、SiC、Ge-Si、GaN、金刚石、GaP中的任意一种。

9.一种PIN二极管的制作方法，所述PIN二极管采用权利要求1-8任意一项所述的半导体器件制作方法制作，其特征在于，具体包括：

提供第一半导体衬底和第二半导体衬底，其中，所述第一半导体衬底的一个表面形成有阳极掺杂区，所述第二半导体衬底的一个表面形成有阴极掺杂区；

对所述第一半导体衬底进行少子寿命控制处理；

减薄所述第一半导体衬底背离所述阳极掺杂区的表面至第一半导体衬底与第二半导体衬底的厚度之和为PIN二极管的耐压厚度；

采用键合工艺将减薄后的第一半导体衬底的减薄面，与第二半导体衬底背离所阴极掺杂区的表面键合。

10.一种IGBT的制作方法，所述IGBT采用权利要求1-8任意一项所述的半导体器件制作方法制作，其特征在于，具体包括：

提供第一半导体衬底和第二半导体衬底，其中，所述第一半导体衬底的一个表面内形成有IGBT元胞，所述IGBT元胞包括漂移区，位于所述漂移区表面内的基区，位于所述基区表面内的两个发射区，以及覆盖所述两个发射区的发射极金属，所述第二半导体衬底的表面包括缓冲层；

采用掩膜版遮挡所述第一半导体衬底表面的基区以外的部分，对所述基区进行第一少子寿命控制处理，并减薄所述第一半导体衬底背离所述IGBT元胞的表面，得到第一待键合片；

对所述第二半导体衬底进行第二少子寿命控制处理，得到第二待键合片；

采用键合工艺将所述第一待键合片上背离所述IGBT元胞的表面与所述第二待键合片缓冲层所在的表面键合，形成键合片；

减薄所述键合片背离所述IGBT元胞的表面，直至暴露出所述缓冲层；

在所述缓冲层表面形成并列排布的掺杂类型相反的两个掺杂区。

11.根据权利要求10所述的IGBT制作方法，其特征在于，所述漂移区、所述发射区和所述缓冲层的掺杂类型相同，且与所述基区的掺杂类型相反。

12.一种PIN二极管的制作方法，所述PIN二极管采用权利要求1-8任意一项所述的半导体器件制作方法制作，其特征在于，具体包括：

提供第一半导体衬底、第二半导体衬底和第三半导体衬底，其中，所述第二半导体衬底的一个表面形成有阴极掺杂区；

对所述第一半导体衬底进行少子寿命控制处理；

采用键合工艺将经过少子寿命控制处理后的第一半导体衬底与第二半导体衬底背离所述阴极掺杂区的表面键合形成第一键合片；

将所述第一键合片中的第一半导体衬底减薄；

将减薄后的第一键合片的第一半导体衬底与第三半导体衬底键合形成第二键合片；

将所述第二键合片中的第三半导体衬底减薄至第二键合片的厚度为所述PIN二极管的耐压厚度；

在减薄后的第二键合片中的第三半导体衬底形成阳极掺杂区。