CN108321210A - 一种用于静电保护pin二极管及其制造方法 - Google Patents

一种用于静电保护pin二极管及其制造方法 Download PDF

Info

Publication number
CN108321210A
CN108321210A CN201711437810.3A CN201711437810A CN108321210A CN 108321210 A CN108321210 A CN 108321210A CN 201711437810 A CN201711437810 A CN 201711437810A CN 108321210 A CN108321210 A CN 108321210A
Authority
CN
China
Prior art keywords
gaas
epitaxial layers
gallium arsenide
layer
gaas epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711437810.3A
Other languages
English (en)
Inventor
魏鸿基
孙帆
陈国基
何湘阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Circuit Co Ltd Is Pacified By Xiamen City Three filed Critical Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority to CN201711437810.3A priority Critical patent/CN108321210A/zh
Publication of CN108321210A publication Critical patent/CN108321210A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes

Abstract

本发明涉及半导体制造领域，特别涉及一种用于静电保护PIN二极管及其制造方法。用于静电保护PIN二极管，从下至上依次包括：半导体衬底、生长在所述半导体衬底上的砷化镓外延层和设置在所述砷化镓外延层上的金属层；其特征在于，所述砷化镓外延层为PIN结构，从下至上依次包括n+GaAs外延层、i‑GaAs外延层和p+GaAs外延层；所述i‑GaAs外延层生长为掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的n‑GaAs外延层。本发明还提供一种用于静电保护PIN二极管的制造方法。本发明通过调节注入的掺杂浓度及掺杂厚度，可实现结电容可控，从而有效地抑制结电容对信号的干扰。

Description

一种用于静电保护PIN二极管及其制造方法
技术领域
本发明涉及半导体制造领域，特别涉及一种用于静电保护PIN二极管及其制造方法。
背景技术
静电在自然界时刻都存在，当芯片的外部环境或者芯片内部积累的静电荷，通过芯片的管脚流入或流出芯片内部时，瞬间产生的电流或电压，就会损坏集成电路，使芯片功能失效。参见图1所示，通常，在集成电路中，往往采用并联PIN二极管结构作为静电保护结构。但是，PIN二极管的p+GaAs—i-GaAs—n-GaAs结构存在结电容，正常信号可从该电容流过，从而干扰信号的传输；而该结电容大小由i-GaAs厚度决定，i-GaAs厚度又由其设计BV(击穿电压)大小决定，因此当BV(击穿电压)决定后PIN结构的电容就基本固定无法调节。
发明内容
本发明的目的在于克服现有技术的不足，提出一种用于静电保护PIN二极管及其制造方法，通过将i-GaAs外延层生长成掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的n-GaAs外延层，使得BV(击穿电压)可以通过调节掺杂浓度和n-GaAs的厚度来调整；进而实现结电容可控，有效地抑制结电容对信号的干扰。
本发明解决其技术问题所采用的技术方案是：
一种用于静电保护PIN二极管，从下至上依次包括：半导体衬底、生长在所述半导体衬底上的砷化镓外延层和设置在所述砷化镓外延层上的金属层；所述砷化镓外延层为PIN结构，从下至上依次包括n+GaAs外延层、i-GaAs外延层和p+GaAs外延层；所述i-GaAs外延层生长为掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的n-GaAs外延层。
优选的，所述砷化镓外延层采用金属有机化合物气相外延技术MOCVD在所述半导体衬底上生长。
优选的，所述半导体衬底为n型砷化镓衬底。
优选的，所述n型砷化镓衬底采用氢化物气相外延HVPE生长技术制备。
一种用于静电保护PIN二极管的制造方法，包括以下步骤：
1)采用氢化物气相外延HVPE生长n型砷化镓衬底；
2)采用金属有机化合物气相外延技术MOCVD在所述n型砷化镓衬底上生长砷化镓外延层，所述砷化镓外延层为PIN结构，从下至上依次包括n+GaAs外延层、i-GaAs外延层和p+GaAs外延层；所述i-GaAs外延层生长为掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的n-GaAs外延层；
3)在所述砷化镓外延层上设置金属层。
本发明还提供一种用于静电保护PIN二极管，从下至上依次包括：半导体衬底、生长在所述半导体衬底上的砷化镓外延层和设置在所述砷化镓外延层上的金属层；所述砷化镓外延层为PIN异质结构，从下至上依次包括第一n+GaAs外延层、第一i-GaAs外延层、p+GaAs外延层、第二i-GaAs外延层和第二n+GaAs外延层；所述第一i-GaAs外延层生长为掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的第一n-GaAs外延层；所述第二i-GaAs外延层生长为掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的第二n-GaAs外延层；所述第二n+GaAs外延层和所述第一n+GaAs外延层的生长方式相同。
优选的，所述砷化镓外延层采用金属有机化合物气相外延技术MOCVD在所述半导体衬底上生长。
优选的，所述半导体衬底为n型砷化镓衬底。
优选的，所述n型砷化镓衬底采用氢化物气相外延HVPE生长技术制备。
本发明还提供一种用于静电保护PIN二极管的制造方法，包括以下步骤：
1)采用氢化物气相外延HVPE生长n型砷化镓衬底；
2)采用金属有机化合物气相外延技术MOCVD在所述n型砷化镓衬底上生长砷化镓外延层，所述砷化镓外延层为PIN异质结构，从下至上依次包括第一n+GaAs外延层、第一i-GaAs外延层、p+GaAs外延层、第二i-GaAs外延层和第二n+GaAs外延层；所述第一i-GaAs外延层生长为掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的第一n-GaAs外延层；所述第二i-GaAs外延层生长为掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的第二n-GaAs外延层；所述第二n+GaAs外延层和所述第一n+GaAs外延层的生长方式相同；
3)在所述砷化镓外延层上设置金属层。
与现有技术相比，本发明具有如下有益效果：
(1)本发明一种用于静电保护PIN二极管及其制造方法，将i-GaAs外延层生长成掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的n-GaAs外延层，使得BV(击穿电压)可以通过调节掺杂浓度和n-GaAs的厚度来调整；从而实现结电容可控，有效地抑制结电容对信号的干扰；
(2)本发明还提供一种用于静电保护PIN二极管及其制造方法，所述砷化镓外延层为PIN异质结构，从下至上依次包括第一n+GaAs外延层、第一i-GaAs外延层、p+GaAs外延层、第二i-GaAs外延层和第二n+GaAs外延层；其中第一n+GaAs外延层和第二n+GaAs外延层的生长方式相同，第一i-GaAs外延层和第二i-GaAs外延层的生长方式相同，通过掺杂浓度和掺杂厚度的调节以实现结电容可控，从而有效地抑制结电容对信号的干扰。
以下结合附图及实施例对本发明作进一步详细说明，但本发明的一种用于静电保护PIN二极管及其制造方法不局限于实施例。
附图说明
图1为PIN二极管在射频电路中的应用图；
图2为本发明的用于静电保护PIN二极管实施例一的结构调整图；
图3为本发明的用于静电保护PIN二极管实施例二的结构调整图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作出进一步地详细描述。
实施例1：
参见图2所示，本实施例提供的一种用于静电保护PIN二极管，从下至上依次包括：半导体衬底、生长在所述半导体衬底上的砷化镓外延层和设置在所述砷化镓外延层上的金属层；所述砷化镓外延层为PIN结构，如图2左图所示为原始的PIN结构，从下至上依次包括n+GaAs外延层、i-GaAs外延层和p+GaAs外延层；如图2右图所示为本发明调整后的PIN结构，具体将所述i-GaAs外延层生长为掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的n-GaAs外延层。
具体的，将图2左图所示结构调整为图2右图所示结构的方法如下：
a、采用原来PIN结构的生长方式生长一层n+GaAs外延层(掺杂浓度和厚度与原结构一致)；
b、生长一层n型掺杂浓度在5×1016～5×1017/cm3、厚度为1000～3000A的GaAs外延层；
c、采用原来PIN结构的生长方式生长一层p+GaAs外延层(掺杂浓度和厚度与原结构一致)；
本实施例中，n+GaAs外延层采用EMCORE D125系统进行低压MOCVD外延生长。具体的，采用TM Ga作为Ga源、AsH3作为As源、SiH4作为掺杂源及采用H2作为载气。基本生长条件为：反应室压为8×103Pa，衬底转速为1000r/min，H2shroud的流量为10L/min，通过控制SiH4的流量来控制掺杂浓度。
本实施例中，n-GaAs外延层采用EMCORE D125系统进行低压MOCVD外延生长。具体的，采用TM Ga作为Ga源、AsH3作为As源、SiH4作为掺杂源及采用H2作为载气。基本生长条件为：反应室压为8×103Pa，衬底转速为1000r/min，H2shroud的流量为10L/min，通过控制SiH4的流量来控制掺杂浓度。
本实施例中，p+GaAs外延层采用EMCORE D125系统进行低压MOCVD外延生长。具体的，采用TM Ga作为Ga源、AsH3作为As源、CCL作为掺杂源及采用H2作为载气。基本生长条件为：反应室压为8×103Pa，衬底转速为1000r/min，H2shroud的流量为10L/min，通过控制CCL的流量来控制掺杂浓度。
本实施例中，所述半导体衬底为n型砷化镓衬底。
本实施例中，所述n型砷化镓衬底采用氢化物气相外延HVPE生长技术制备。
本实施例还提供一种用于静电保护PIN二极管的制造方法，包括以下步骤：
1)采用氢化物气相外延HVPE生长n型砷化镓衬底；
2)采用金属有机化合物气相外延技术MOCVD在所述n型砷化镓衬底上生长砷化镓外延层，所述砷化镓外延层为PIN结构，从下至上依次包括n+GaAs外延层、i-GaAs外延层和p+GaAs外延层；所述i-GaAs外延层生长为掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的n-GaAs外延层；
3)在所述砷化镓外延层上设置金属层。
如下表1所示，为本实施例的一种用于静电保护PIN二极管的n-GaAs外延层在不同掺杂浓度和掺杂厚度时，击穿电压和电容的变化过程。
表1
从上表可以看出，当固定n-GaAs层厚度，增加注入浓度会使BV减少，同时电容值会增大；当固定n-GaAs层注入浓度，增加n-GaAs层厚度会使BV增大，同时电容减小；通过对比实验一和实验五可以发现，在相同BV下，可同时调节n-GaAs层浓度和厚度来获得较小电容值。
本实施例一种用于静电保护PIN二极管及其制造方法，将i-GaAs外延层生长成掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的n-GaAs外延层，使得BV(击穿电压)可以通过调节掺杂浓度和n-GaAs的厚度来调整；从而实现结电容可控，有效地抑制结电容对信号的干扰。
实施例二
参见图3右图所示，本实施例提供的一种用于静电保护PIN二极管，从下至上依次包括：半导体衬底、生长在所述半导体衬底上的砷化镓外延层和设置在所述砷化镓外延层上的金属层；所述砷化镓外延层为PIN异质结构，从下至上依次包括第一n+GaAs外延层、第一i-GaAs外延层、p+GaAs外延层、第二i-GaAs外延层和第二n+GaAs外延层；所述第一i-GaAs外延层生长为掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的第一n-GaAs外延层；所述第二i-GaAs外延层生长为掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的第二n-GaAs外延层；所述第二n+GaAs外延层和所述第一n+GaAs外延层的生长方式相同；所述第一n-GaAs外延层和所述第二n-GaAs外延层的掺杂浓度和掺杂厚度相同。
具体的，将图3左图所示结构调整为图3右图所示结构的方法如下：
a、采用原来PIN结构的生长方式生长一层n+GaAs(第一n+GaAs外延层，掺杂浓度和厚度与原结构一致)；
b、生长一层n型掺杂浓度在5×1016～5×1017/cm3、厚度为1000～3000A的GaAs(第一i-GaAs外延层)；
c、采用原来PIN结构的生长方式生长一层p+GaAs(p+GaAs外延层，掺杂浓度和厚度与原结构一致)；
d、再生长一层n型掺杂浓度在5×1016～5×1017/cm3、厚度为1000～3000A的GaAs(第二i-GaAs外延层)；
e、采用原来PIN结构的生长方式生长一层n+GaAs(第二n+GaAs外延层，掺杂浓度和厚度与原结构第一层n+GaAs一致)。
本实施例中，第一n+GaAs外延层和第二n+GaAs外延层采用EMCORE D125系统进行低压MOCVD外延生长。具体的，采用TM Ga作为Ga源、AsH3作为As源、SiH4作为掺杂源及采用H2作为载气。基本生长条件为：反应室压为8×103Pa，衬底转速为1000r/min，H2shroud的流量为10L/min，通过控制SiH4的流量来控制掺杂浓度。
本实施例中，第一n-GaAs外延层和第二n-GaAs外延层采用EMCORE D125系统进行低压MOCVD外延生长。具体的，采用TM Ga作为Ga源、AsH3作为As源、SiH4作为掺杂源及采用H2作为载气。基本生长条件为：反应室压为8×103Pa，衬底转速为1000r/min，H2shroud的流量为10L/min，通过控制SiH4的流量来控制掺杂浓度。
本实施例中，p+GaAs外延层采用EMCORE D125系统进行低压MOCVD外延生长。具体的，采用TM Ga作为Ga源、AsH3作为As源、CCL作为掺杂源及采用H2作为载气。基本生长条件为：反应室压为8×103Pa，衬底转速为1000r/min，H2shroud的流量为10L/min，通过控制CCL的流量来控制掺杂浓度。
本实施例中，所述砷化镓外延层采用金属有机化合物气相外延技术MOCVD在所述半导体衬底上生长。
本实施例中，所述半导体衬底为n型砷化镓衬底。
本实施例中，所述n型砷化镓衬底采用氢化物气相外延HVPE生长技术制备。
本实施例还提供一种用于静电保护PIN二极管的制造方法，包括以下步骤：
1)采用氢化物气相外延HVPE生长n型砷化镓衬底；
2)采用金属有机化合物气相外延技术MOCVD在所述n型砷化镓衬底上生长砷化镓外延层，所述砷化镓外延层为PIN异质结构，从下至上依次包括第一n+GaAs外延层、第一i-GaAs外延层、p+GaAs外延层、第二i-GaAs外延层和第二n+GaAs外延层；所述第一i-GaAs外延层生长为掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的第一n-GaAs外延层；所述第二i-GaAs外延层生长为掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的第二n-GaAs外延层；所述第二n+GaAs外延层和所述第一n+GaAs外延层的生长方式相同；
3)在所述砷化镓外延层上设置金属层。
如下表2所示，为本实施例的一种用于静电保护PIN二极管的n-GaAs外延层(包括第一n-GaAs外延层和第二n-GaAs外延层，第一n-GaAs外延层和第二n-GaAs外延层的掺杂浓度和厚度相同)在不同掺杂浓度和掺杂厚度时，击穿电压和电容的变化过程。
表2
从上表可以看出，当固定n-GaAs层厚度，增加注入浓度会使BV减少，同时电容值会增大；当固定n-GaAs层注入浓度，增加n-GaAs层厚度会使BV增大，同时电容减小；通过对比实验一和实验五可以发现，在相同BV下，可同时调节n-GaAs层浓度和厚度来获得较小电容值。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进，这些改进也应视为本发明的保护范围。

Claims (10)

1.一种用于静电保护PIN二极管，从下至上依次包括：半导体衬底、生长在所述半导体衬底上的砷化镓外延层和设置在所述砷化镓外延层上的金属层；其特征在于，所述砷化镓外延层为PIN结构，从下至上依次包括n+GaAs外延层、i-GaAs外延层和p+GaAs外延层；所述i-GaAs外延层生长为掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的n-GaAs外延层。
2.根据权利要求1所述的用于静电保护PIN二极管，其特征在于，所述砷化镓外延层采用金属有机化合物气相外延技术MOCVD在所述半导体衬底上生长。
3.根据权利要求1所述的用于静电保护PIN二极管，其特征在于，所述半导体衬底为n型砷化镓衬底。
4.根据权利要求3所述的用于静电保护PIN二极管，其特征在于，所述n型砷化镓衬底采用氢化物气相外延HVPE生长技术制备。
5.一种用于静电保护PIN二极管的制造方法，其特征在于，包括以下步骤：
1)采用氢化物气相外延HVPE生长n型砷化镓衬底；
2)采用金属有机化合物气相外延技术MOCVD在所述n型砷化镓衬底上生长砷化镓外延层，所述砷化镓外延层为PIN结构，从下至上依次包括n+GaAs外延层、i-GaAs外延层和p+GaAs外延层；所述i-GaAs外延层生长为掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的n-GaAs外延层；
3)在所述砷化镓外延层上设置金属层。
6.一种用于静电保护PIN二极管，从下至上依次包括：半导体衬底、生长在所述半导体衬底上的砷化镓外延层和设置在所述砷化镓外延层上的金属层；其特征在于，所述砷化镓外延层为PIN异质结构，从下至上依次包括第一n+GaAs外延层、第一i-GaAs外延层、p+GaAs外延层、第二i-GaAs外延层和第二n+GaAs外延层；所述第一i-GaAs外延层生长为掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的第一n-GaAs外延层；所述第二i-GaAs外延层生长为掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的第二n-GaAs外延层；所述第二n+GaAs外延层和所述第一n+GaAs外延层的生长方式相同。
7.根据权利要求1所述的用于静电保护PIN二极管，其特征在于，所述砷化镓外延层采用金属有机化合物气相外延技术MOCVD在所述半导体衬底上生长。
8.根据权利要求1所述的用于静电保护PIN二极管，其特征在于，所述半导体衬底为n型砷化镓衬底。
9.根据权利要求8所述的用于静电保护PIN二极管，其特征在于，所述n型砷化镓衬底采用氢化物气相外延HVPE生长技术制备。
10.一种用于静电保护PIN二极管的制造方法，其特征在于，包括以下步骤：
1)采用氢化物气相外延HVPE生长n型砷化镓衬底；
2)采用金属有机化合物气相外延技术MOCVD在所述n型砷化镓衬底上生长砷化镓外延层，所述砷化镓外延层为PIN异质结构，从下至上依次包括第一n+GaAs外延层、第一i-GaAs外延层、p+GaAs外延层、第二i-GaAs外延层和第二n+GaAs外延层；所述第一i-GaAs外延层生长为掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的第一n-GaAs外延层；所述第二i-GaAs外延层生长为掺杂浓度为5×1016～5×1017原子每立方厘米、掺杂厚度为1000～3000埃米的第二n-GaAs外延层；所述第二n+GaAs外延层和所述第一n+GaAs外延层的生长方式相同；
3)在所述砷化镓外延层上设置金属层。
CN201711437810.3A 2017-12-26 2017-12-26 一种用于静电保护pin二极管及其制造方法 Pending CN108321210A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711437810.3A CN108321210A (zh) 2017-12-26 2017-12-26 一种用于静电保护pin二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711437810.3A CN108321210A (zh) 2017-12-26 2017-12-26 一种用于静电保护pin二极管及其制造方法

Publications (1)

Publication Number Publication Date
CN108321210A true CN108321210A (zh) 2018-07-24

Family

ID=62892935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711437810.3A Pending CN108321210A (zh) 2017-12-26 2017-12-26 一种用于静电保护pin二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN108321210A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109449261A (zh) * 2018-09-10 2019-03-08 华灿光电(苏州）有限公司 一种发光二极管外延片的制备方法及发光二极管外延片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773858A (en) * 1992-01-17 1998-06-30 Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter Mbh & Co. Kg. Power diode
CN101236995A (zh) * 2007-02-01 2008-08-06 国际商业机器公司 Pin二极管及用于制造pin二极管和形成半导体鳍结构的方法
CN104051051A (zh) * 2014-06-29 2014-09-17 西安电子科技大学 外延GaN的串联式PIN结构α辐照电池及其制备方法
CN104701162A (zh) * 2013-12-06 2015-06-10 江苏物联网研究发展中心 半导体器件、pin二极管和igbt的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773858A (en) * 1992-01-17 1998-06-30 Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter Mbh & Co. Kg. Power diode
CN101236995A (zh) * 2007-02-01 2008-08-06 国际商业机器公司 Pin二极管及用于制造pin二极管和形成半导体鳍结构的方法
CN104701162A (zh) * 2013-12-06 2015-06-10 江苏物联网研究发展中心 半导体器件、pin二极管和igbt的制作方法
CN104051051A (zh) * 2014-06-29 2014-09-17 西安电子科技大学 外延GaN的串联式PIN结构α辐照电池及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
万积庆等: "《功率晶体管原理》", 31 March 2009 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109449261A (zh) * 2018-09-10 2019-03-08 华灿光电(苏州）有限公司 一种发光二极管外延片的制备方法及发光二极管外延片

Similar Documents

Publication Publication Date Title
JP6396939B2 (ja) 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法
CN100578737C (zh) 一种制作基本上没有台阶形貌的碳化硅外延层的方法
CN101661878B (zh) 一种双元素delta掺杂生长P型GaN基材料的方法
CN104393124A (zh) 一种发光二极管外延片结构的制备方法
CN101556915B (zh) 在半绝缘ⅲ族氮化物中用于费米能级控制的共掺杂
EP2959499A1 (en) Mix doping of a semi-insulating group iii nitride
US10211297B2 (en) Semiconductor heterostructures and methods for forming same
CN103887392A (zh) 一种提高led发光效率的外延生长方法
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
CN108321210A (zh) 一种用于静电保护pin二极管及其制造方法
JP2010199568A (ja) 半導体基板の製造方法および半導体基板
Kohashi et al. Pitch-independent realization of 30-nm-diameter InGaAs nanowire arrays by two-step growth method in selective-area metalorganic vapor-phase epitaxy
CN110634747A (zh) 利用MBE再生长p-GaN的单栅结构GaN-JFET器件的方法
CN105679898A (zh) 具有翘曲调节结构层的led外延结构及其生长方法
GB0219728D0 (en) MBE growth of an algan layer or algan multilayer structure
JP3987360B2 (ja) エピタキシャル基板、電子デバイス用エピタキシャル基板、及び電子デバイス
CN104937699A (zh) 外延晶片和使用其的开关元件及发光元件
JP5510897B2 (ja) エピタキシャルウェーハの製造方法
JP4962829B2 (ja) エピタキシャルウェーハの製造方法
JP2007042936A (ja) Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ
CN108807529A (zh) 赝配高电子迁移率晶体管的外延材料及赝配高电子迁移率晶体管
US10665752B2 (en) Air void structures for semiconductor fabrication
CN110634943B (zh) 利用MBE再生长的横向结构GaN基JFET器件及其制备方法
CN117080328B (zh) 一种紫外led外延片及其制备方法、led芯片
CN105575773A (zh) 一种InGaAsBi高迁移率材料的制备方法及结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180724

RJ01 Rejection of invention patent application after publication