JPH04245478A - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JPH04245478A JPH04245478A JP3010170A JP1017091A JPH04245478A JP H04245478 A JPH04245478 A JP H04245478A JP 3010170 A JP3010170 A JP 3010170A JP 1017091 A JP1017091 A JP 1017091A JP H04245478 A JPH04245478 A JP H04245478A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- layer
- epitaxial layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000009792 diffusion process Methods 0.000 claims description 30
- 238000002955 isolation Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 12
- 230000003287 optical effect Effects 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000035945 sensitivity Effects 0.000 abstract description 2
- 238000010030 laminating Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 13
- 239000000969 carrier Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Integrated Circuits (AREA)
- Element Separation (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はホトダイオードとバイポ
ーラＩＣとを一体化した光半導体装置に関する。
ーラＩＣとを一体化した光半導体装置に関する。
【０００２】
【従来の技術】受光素子と周辺回路とを一体化してモノ
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドＩＣ化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドＩＣ化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。
【０００３】従来の光半導体装置の受光素子としては、
例えば特開昭６１−４７６６４号公報に記載された構造
が公知である。即ち図９に示す通り、Ｐ型基板（１）上
に形成したＮ型エピタキシャル層（２）と、Ｐ＋型分離
領域（３）によって分離された島領域（４）と、島領域
（４）の表面に形成したＰ型拡散領域（５）およびＮ＋
型拡散領域（６）とを有し、Ｐ型拡散領域（５）とＮ型
島領域（４）とのＰＮ接合をホトダイオード（７）とし
て構成したものである。（８）はＮ＋型埋込層である。
例えば特開昭６１−４７６６４号公報に記載された構造
が公知である。即ち図９に示す通り、Ｐ型基板（１）上
に形成したＮ型エピタキシャル層（２）と、Ｐ＋型分離
領域（３）によって分離された島領域（４）と、島領域
（４）の表面に形成したＰ型拡散領域（５）およびＮ＋
型拡散領域（６）とを有し、Ｐ型拡散領域（５）とＮ型
島領域（４）とのＰＮ接合をホトダイオード（７）とし
て構成したものである。（８）はＮ＋型埋込層である。
【０００４】ところで、ホトダイオード（７）の高性能
化という点では、カソードとなる島領域（４）の比抵抗
を大とし、容量の低減を図るのが良い。そのため同じく
特開昭６１−４７６６４号公報には、ＮＰＮトランジス
タ（９）にＮ型ウェル領域（１０）を形成し、コレクタ
となる領域の不純物濃度を補うことでホトダイオード（
７）の高性能化を図った例が開示されている。
化という点では、カソードとなる島領域（４）の比抵抗
を大とし、容量の低減を図るのが良い。そのため同じく
特開昭６１−４７６６４号公報には、ＮＰＮトランジス
タ（９）にＮ型ウェル領域（１０）を形成し、コレクタ
となる領域の不純物濃度を補うことでホトダイオード（
７）の高性能化を図った例が開示されている。
【０００５】
【発明が解決しようとする課題】しかしながら、Ｐ型基
板（１）上にエピタキシャル層（２）を成長させると、
エピタキシャル層（２）は基板（１）からのボロン（Ｂ
）のオートドープや外部からの予期せぬ不純物（主にＰ
型不純物）の進入を受ける。そのため、Ｎ型エピタキシ
ャル層（２）の高比抵抗化を押し進めるとエピタキシャ
ル層（２）をＮ型に維持することが困難となり、抵抗値
と導電型の制御が困難である欠点があった。
板（１）上にエピタキシャル層（２）を成長させると、
エピタキシャル層（２）は基板（１）からのボロン（Ｂ
）のオートドープや外部からの予期せぬ不純物（主にＰ
型不純物）の進入を受ける。そのため、Ｎ型エピタキシ
ャル層（２）の高比抵抗化を押し進めるとエピタキシャ
ル層（２）をＮ型に維持することが困難となり、抵抗値
と導電型の制御が困難である欠点があった。
【０００６】また、上述した状況により高比抵抗化でき
ないので、ホトダイオード（７）のＰＮ接合部に形成さ
れる空乏層の幅を拡大できず、そのためホトダイオード
（７）の特性を左右する接合容量を十分に低減できない
欠点があった。さらに、Ｐ型拡散領域（５）やエピタキ
シャル層（２）の深部等で発生する空乏層外生成キャリ
アの走行時間によって、ホトダイオード（７）の応答速
度が劣化する欠点があった。
ないので、ホトダイオード（７）のＰＮ接合部に形成さ
れる空乏層の幅を拡大できず、そのためホトダイオード
（７）の特性を左右する接合容量を十分に低減できない
欠点があった。さらに、Ｐ型拡散領域（５）やエピタキ
シャル層（２）の深部等で発生する空乏層外生成キャリ
アの走行時間によって、ホトダイオード（７）の応答速
度が劣化する欠点があった。
【０００７】
【課題を解決するための手段】本発明は上述した種々の
欠点に鑑み成されたもので、Ｐ型基板（１３）上に形成
したＰ型のエピタキシャル層（１４）と、第１と第２の
島領域（１６）（１７）と、第１の島領域（１６）の表
面に形成したＮ＋型の拡散領域（１８）と、第２の島領
域（１７）のＰ型エピタキシャル層（１４）をＮ型に反
転させる第２の埋め込み層（２０）およびＮ型コレクタ
領域（２１）と、コレクタ領域（２１）の表面に形成し
たＰ型ベース領域（２２）と、ベース領域（２２）の表
面に形成したＮ＋型エミッタ領域（２３）とを具備する
ことで高性能のホトダイオード内蔵ＩＣを提供するもの
である。
欠点に鑑み成されたもので、Ｐ型基板（１３）上に形成
したＰ型のエピタキシャル層（１４）と、第１と第２の
島領域（１６）（１７）と、第１の島領域（１６）の表
面に形成したＮ＋型の拡散領域（１８）と、第２の島領
域（１７）のＰ型エピタキシャル層（１４）をＮ型に反
転させる第２の埋め込み層（２０）およびＮ型コレクタ
領域（２１）と、コレクタ領域（２１）の表面に形成し
たＰ型ベース領域（２２）と、ベース領域（２２）の表
面に形成したＮ＋型エミッタ領域（２３）とを具備する
ことで高性能のホトダイオード内蔵ＩＣを提供するもの
である。
【０００８】
【作用】本発明によれば、Ｐ型基板（１３）上にＰ型の
エピタキシャル層（１４）を形成するので、基板（１３
）からのオートドープによるＰ型不純物を相殺させる必
要が無い。そのため、イントリシックに近い高比抵抗層
を容易に製造することができる。
エピタキシャル層（１４）を形成するので、基板（１３
）からのオートドープによるＰ型不純物を相殺させる必
要が無い。そのため、イントリシックに近い高比抵抗層
を容易に製造することができる。
【０００９】また、イントリシックに近い高比抵抗層を
得ることにより、空乏層を基板（１３）に達するまで拡
大でき、ホトダイオード（１１）の容量を低減できる。 さらに、基板（１３）に達するまで空乏層を拡大するこ
とにより、アノード側の空乏層外生成キャリアの発生を
低減できる。カソード側のＮ＋型拡散層（１８）におい
ては、エミッタ拡散により高不純物濃度の浅い領域に形
成できるので、空乏層外生成キャリアの発生を抑え、且
つ生成キャリアの走行時間を短縮できる。
得ることにより、空乏層を基板（１３）に達するまで拡
大でき、ホトダイオード（１１）の容量を低減できる。 さらに、基板（１３）に達するまで空乏層を拡大するこ
とにより、アノード側の空乏層外生成キャリアの発生を
低減できる。カソード側のＮ＋型拡散層（１８）におい
ては、エミッタ拡散により高不純物濃度の浅い領域に形
成できるので、空乏層外生成キャリアの発生を抑え、且
つ生成キャリアの走行時間を短縮できる。
【００１０】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図１はホトダイオード（１１）とＮ
ＰＮトランジスタ（１２）とを組み込んだＩＣの断面図
である。（１３）はＰ型の単結晶シリコン半導体基板、
（１４）は基板（１３）上に気相成長法により形成した
厚さ１０〜１２μのＰ−型のエピタキシャル層である。 基板（１３）は４０〜６０Ω・ｃｍの比抵抗を有し、エ
ピタキシャル層（１４）は完成時で２００〜１５００Ω
・ｃｍの比抵抗を有する。
ら詳細に説明する。図１はホトダイオード（１１）とＮ
ＰＮトランジスタ（１２）とを組み込んだＩＣの断面図
である。（１３）はＰ型の単結晶シリコン半導体基板、
（１４）は基板（１３）上に気相成長法により形成した
厚さ１０〜１２μのＰ−型のエピタキシャル層である。 基板（１３）は４０〜６０Ω・ｃｍの比抵抗を有し、エ
ピタキシャル層（１４）は完成時で２００〜１５００Ω
・ｃｍの比抵抗を有する。
【００１１】Ｐ−型エピタキシャル層（１４）は、エピ
タキシャル層（１４）表面から基板（１３）に達する分
離領域（１５）を設けることによりホトダイオード（１
１）形成用の第１の島領域（１６）とＮＰＮトランジス
タ（１２）形成用の第２の島領域（１７）とに区画する
。第１と第２の島領域（１６）（１７）は、分離領域（
１５）とエピタキシャル層（１４）との境界、および基
板（１３）とエピタキシャル層（１４）との境界で夫々
が完全に囲まれている。
タキシャル層（１４）表面から基板（１３）に達する分
離領域（１５）を設けることによりホトダイオード（１
１）形成用の第１の島領域（１６）とＮＰＮトランジス
タ（１２）形成用の第２の島領域（１７）とに区画する
。第１と第２の島領域（１６）（１７）は、分離領域（
１５）とエピタキシャル層（１４）との境界、および基
板（１３）とエピタキシャル層（１４）との境界で夫々
が完全に囲まれている。
【００１２】第１の島領域（１６）には、光信号の入力
部となるホトダイオード（１１）を形成する。ホトダイ
オード（１１）は、第１の島領域（１６）のほぼ全面に
Ｎ＋型拡散領域（１８）を形成し、Ｎ＋型拡散領域（１
８）が第１の島領域（１６）とＰＮ接合を形成すること
で構成する。Ｎ＋型拡散領域（１８）の拡散深さは０．
８〜１．０μである。
部となるホトダイオード（１１）を形成する。ホトダイ
オード（１１）は、第１の島領域（１６）のほぼ全面に
Ｎ＋型拡散領域（１８）を形成し、Ｎ＋型拡散領域（１
８）が第１の島領域（１６）とＰＮ接合を形成すること
で構成する。Ｎ＋型拡散領域（１８）の拡散深さは０．
８〜１．０μである。
【００１３】第２の島領域（１７）には、信号処理回路
を構成するＮＰＮトランジスタ（１２）を形成する。第
２の島領域（１７）の底部には基板（１３）とエピタキ
シャル層（１４）との境界にまたがるようにしてＮ＋型
埋め込み層（１９）を形成し、埋め込み層（１９）に重
畳するようにして低不純物濃度の第２の埋め込み層（２
０）を形成する。第２の埋め込み層（２０）は基板（１
３）とエピタキシャル層（１４）との境界から上方に向
って拡散形成する。第２の島領域（１７）の表面にはＮ
型コレクタ領域（２１）を形成し、コレクタ領域（１２
）と第２の埋め込み層（２０）とを連結することで第２
の島領域（１７）の導電型をＮ型に反転させる。そして
ＮＰＮトランジスタ（１２）は、コレクタ領域（２１）
と第２の埋め込み層（２０）をコレクタとし、コレクタ
領域（２１）の表面に形成したＰ型ベース領域（２２）
、ベース領域（２２）の表面に形成したＮ＋型エミッタ
領域（２３）とで構成する。（２４）はＮ＋型コレクタ
コンタクト領域である。また、第２の島領域（１７）を
区画する分離領域（１５）はコレクタ領域（２１）の全
周に接し完全に囲んでいる。
を構成するＮＰＮトランジスタ（１２）を形成する。第
２の島領域（１７）の底部には基板（１３）とエピタキ
シャル層（１４）との境界にまたがるようにしてＮ＋型
埋め込み層（１９）を形成し、埋め込み層（１９）に重
畳するようにして低不純物濃度の第２の埋め込み層（２
０）を形成する。第２の埋め込み層（２０）は基板（１
３）とエピタキシャル層（１４）との境界から上方に向
って拡散形成する。第２の島領域（１７）の表面にはＮ
型コレクタ領域（２１）を形成し、コレクタ領域（１２
）と第２の埋め込み層（２０）とを連結することで第２
の島領域（１７）の導電型をＮ型に反転させる。そして
ＮＰＮトランジスタ（１２）は、コレクタ領域（２１）
と第２の埋め込み層（２０）をコレクタとし、コレクタ
領域（２１）の表面に形成したＰ型ベース領域（２２）
、ベース領域（２２）の表面に形成したＮ＋型エミッタ
領域（２３）とで構成する。（２４）はＮ＋型コレクタ
コンタクト領域である。また、第２の島領域（１７）を
区画する分離領域（１５）はコレクタ領域（２１）の全
周に接し完全に囲んでいる。
【００１４】エピタキシャル層（１４）の表面は酸化膜
（２５）で覆われ、部分的に開孔されてコンタクトホー
ルを形成する。このコンタクトホールを介して各領域上
に電極（２６）（２７）（２８）が配設される。ホトダ
イオード（１１）のＮ＋型拡散領域（１８）とコンタク
トする電極（２６）がカソード電極となり、分離領域（
１５）とコンタクトする電極（２７）がアノード電極で
ある。
（２５）で覆われ、部分的に開孔されてコンタクトホー
ルを形成する。このコンタクトホールを介して各領域上
に電極（２６）（２７）（２８）が配設される。ホトダ
イオード（１１）のＮ＋型拡散領域（１８）とコンタク
トする電極（２６）がカソード電極となり、分離領域（
１５）とコンタクトする電極（２７）がアノード電極で
ある。
【００１５】上述した構造は、以下の製造方法により得
ることができる。先ずＰ型基板（１３）の表面を熱酸化
して酸化膜（３０）を形成し、酸化膜（３０）をホトエ
ッチングして選択マスクを形成する。そして基板（１３
）表面にＮＰＮトランジスタ（１２）の埋め込み層（１
９）を形成するアンチモン（Ｓｂ）を導入し、次いで同
じ選択マスクを利用してＮＰＮトランジスタ（１２）の
第２の埋め込み層（２０）を形成するリン（Ｐ）をド−
ズ量１０１４〜１０１５でイオン注入する。その後、選
択マスクを変更して基板（１３）表面に分離領域（１５
）の下側分離領域（３１）を形成するボロン（Ｂ）を導
入する（図２）。
ることができる。先ずＰ型基板（１３）の表面を熱酸化
して酸化膜（３０）を形成し、酸化膜（３０）をホトエ
ッチングして選択マスクを形成する。そして基板（１３
）表面にＮＰＮトランジスタ（１２）の埋め込み層（１
９）を形成するアンチモン（Ｓｂ）を導入し、次いで同
じ選択マスクを利用してＮＰＮトランジスタ（１２）の
第２の埋め込み層（２０）を形成するリン（Ｐ）をド−
ズ量１０１４〜１０１５でイオン注入する。その後、選
択マスクを変更して基板（１３）表面に分離領域（１５
）の下側分離領域（３１）を形成するボロン（Ｂ）を導
入する（図２）。
【００１６】次いで選択マスクとして用いた酸化膜（３
０）を全て除去し、基板（１３）をエピタキシャル成長
装置のサセプタ上に配置し、ランプ加熱によって基板（
１３）に１１４０℃程度の高温を与えると共に反応管内
にＳｉＨ２Ｃｌ２ガスとＨ２ガスを導入することにより
ノンドープのエピタキシャル層（１４）を成長させる。 この様にノンドープで成長させると、基板（１３）から
のボロン（Ｂ）のオートドーピングによってエピタキシ
ャル層（１４）全部を完成時でイントリシックに近い比
抵抗２００〜１５００Ω・ｃｍのＰ−型層にすることが
できる（図３）。
０）を全て除去し、基板（１３）をエピタキシャル成長
装置のサセプタ上に配置し、ランプ加熱によって基板（
１３）に１１４０℃程度の高温を与えると共に反応管内
にＳｉＨ２Ｃｌ２ガスとＨ２ガスを導入することにより
ノンドープのエピタキシャル層（１４）を成長させる。 この様にノンドープで成長させると、基板（１３）から
のボロン（Ｂ）のオートドーピングによってエピタキシ
ャル層（１４）全部を完成時でイントリシックに近い比
抵抗２００〜１５００Ω・ｃｍのＰ−型層にすることが
できる（図３）。
【００１７】次いでエピタキシャル層（１４）の表面に
酸化膜（３２）を形成し、ホトエッチングによって選択
マスクを形成し、ＮＰＮトランジスタ（１２）のＮ型コ
レクタ領域（２１）を形成するリン（Ｐ）をド−ズ量１
０１２〜１０１３でイオン注入する。そして基板（１３
）全体に熱処理を加えることによって、Ｎ型コレクタ領
域（２１）、第２の埋め込み層（２０）、および下側分
離領域（３１）をドライブインする。このドライブイン
によって、下側分離領域（３１）を１０μ拡散し、コレ
クタ領域（２１）を５〜６μ、第２の埋め込み層（２０
）を７〜９μ拡散して両者を連結する（図４）。
酸化膜（３２）を形成し、ホトエッチングによって選択
マスクを形成し、ＮＰＮトランジスタ（１２）のＮ型コ
レクタ領域（２１）を形成するリン（Ｐ）をド−ズ量１
０１２〜１０１３でイオン注入する。そして基板（１３
）全体に熱処理を加えることによって、Ｎ型コレクタ領
域（２１）、第２の埋め込み層（２０）、および下側分
離領域（３１）をドライブインする。このドライブイン
によって、下側分離領域（３１）を１０μ拡散し、コレ
クタ領域（２１）を５〜６μ、第２の埋め込み層（２０
）を７〜９μ拡散して両者を連結する（図４）。
【００１８】次いでエピタキシャル層（１４）表面から
分離領域（１５）の上側分離領域（３３）を拡散し、下
側分離領域（３１）と連結してエピタキシャル層（１４
）を第１と第２の島領域（１６）（１７）に区画する（
図５）。そして、エピタキシャル層（１４）表面からＰ
型不純物を選択拡散してＮＰＮトランジスタ（１２）の
ベース領域（２２）を形成し、次いでＮ型不純物を選択
拡散してＮＰＮトランジスタ（１２）のエミッタ領域（
２３）、コレクタコンタクト領域（２４）、およびホト
ダイオード（１１）のＮ＋型拡散領域（１８）を形成す
る（図６）。
分離領域（１５）の上側分離領域（３３）を拡散し、下
側分離領域（３１）と連結してエピタキシャル層（１４
）を第１と第２の島領域（１６）（１７）に区画する（
図５）。そして、エピタキシャル層（１４）表面からＰ
型不純物を選択拡散してＮＰＮトランジスタ（１２）の
ベース領域（２２）を形成し、次いでＮ型不純物を選択
拡散してＮＰＮトランジスタ（１２）のエミッタ領域（
２３）、コレクタコンタクト領域（２４）、およびホト
ダイオード（１１）のＮ＋型拡散領域（１８）を形成す
る（図６）。
【００１９】その後、Ａｌの堆積とホトエッチングによ
り電極を配設することで図１の構造が得られる。次に、
上記した構成のホトダイオード（１１）の動作を説明す
る。ホトダイオード（１１）の電極（２７）に接地電位
（ＧＮＤ）を、電極（２６）に＋５Ｖの如き逆バイアス
電圧を加えると、ホトダイオード（１１）のＰＮ接合部
には図７に示す空乏層（３４）が形成される。空乏層（
３４）の幅は、エピタキシャル層（１４）を高比抵抗と
したことにより１０μ以上あり、エピタキシャル層（１
４）と分離領域（１５）との境界部まで、およびエピタ
キシャル層（１４）と基板（１３）との境界部まで容易
に達する。基板（１３）として比抵抗が４０〜６０Ω・
ｃｍのものを使用すると、基板（１３）内部まで拡大す
ることができる。
り電極を配設することで図１の構造が得られる。次に、
上記した構成のホトダイオード（１１）の動作を説明す
る。ホトダイオード（１１）の電極（２７）に接地電位
（ＧＮＤ）を、電極（２６）に＋５Ｖの如き逆バイアス
電圧を加えると、ホトダイオード（１１）のＰＮ接合部
には図７に示す空乏層（３４）が形成される。空乏層（
３４）の幅は、エピタキシャル層（１４）を高比抵抗と
したことにより１０μ以上あり、エピタキシャル層（１
４）と分離領域（１５）との境界部まで、およびエピタ
キシャル層（１４）と基板（１３）との境界部まで容易
に達する。基板（１３）として比抵抗が４０〜６０Ω・
ｃｍのものを使用すると、基板（１３）内部まで拡大す
ることができる。
【００２０】従って、エピタキシャル層（１４）の厚み
に匹敵する極めて厚い空乏層（３４）が得られるので、
ホトダイオード（１１）のキャパシティを低減し応答速
度を速めることができる。また、本願の構造は島領域（
１６）と分離領域（１５）とでＰＮ接合を形成しないの
で、図９の例でみられたＮ型島領域（４）とＰ＋型分離
領域（３）との接合容量が存在せず、この点でもホトダ
イオード（１１）のキャパシティを低減できる。
に匹敵する極めて厚い空乏層（３４）が得られるので、
ホトダイオード（１１）のキャパシティを低減し応答速
度を速めることができる。また、本願の構造は島領域（
１６）と分離領域（１５）とでＰＮ接合を形成しないの
で、図９の例でみられたＮ型島領域（４）とＰ＋型分離
領域（３）との接合容量が存在せず、この点でもホトダ
イオード（１１）のキャパシティを低減できる。
【００２１】一方、空乏層（３４）以外でも入射光によ
り電子正孔対が発生し、空乏層外生成キャリア（３５）
となって光電流に関与する。この空乏層外生成キャリア
（３５）は図８に示すようにＰ型又はＮ型の領域を拡散
した後、空乏層（３４）に致達するので、拡散時間がホ
トダイオード（１１）の応答速度を劣化させる要因とな
る。しかしながら、Ｎ型領域となるＮ＋型拡散領域（１
８）は、ＮＰＮトランジスタのエミッタ拡散によって高
不純物濃度の領域であるので、Ｎ＋型拡散領域（１８）
で発生した空乏層外生成キャリア（３５）は寿命が極め
て短く、即消滅する。また、消滅しきれなかった空乏層
外生成キャリア（３５）は、Ｎ＋型拡散領域（１８）が
浅い領域であるので、極めて短い時間で空乏層（３４）
に達することができる。従って、Ｎ＋型拡散領域（１８
）で発生した空乏層外生成キャリア（３５）はホトダイ
オード（１１）の応答速度には殆ど影響しない。
り電子正孔対が発生し、空乏層外生成キャリア（３５）
となって光電流に関与する。この空乏層外生成キャリア
（３５）は図８に示すようにＰ型又はＮ型の領域を拡散
した後、空乏層（３４）に致達するので、拡散時間がホ
トダイオード（１１）の応答速度を劣化させる要因とな
る。しかしながら、Ｎ型領域となるＮ＋型拡散領域（１
８）は、ＮＰＮトランジスタのエミッタ拡散によって高
不純物濃度の領域であるので、Ｎ＋型拡散領域（１８）
で発生した空乏層外生成キャリア（３５）は寿命が極め
て短く、即消滅する。また、消滅しきれなかった空乏層
外生成キャリア（３５）は、Ｎ＋型拡散領域（１８）が
浅い領域であるので、極めて短い時間で空乏層（３４）
に達することができる。従って、Ｎ＋型拡散領域（１８
）で発生した空乏層外生成キャリア（３５）はホトダイ
オード（１１）の応答速度には殆ど影響しない。
【００２２】さらに、エピタキシャル層（１４）の厚み
に匹敵する厚い空乏層（３４）によって入射光の大部分
が吸収されるので、Ｐ型基板（１３）で発生する空乏層
外生成キャリア（３５）は少ない。そのため、遅延電流
が小さくホトダイオード（１１）の応答速度を劣化させ
ることが無い。そしてさらに、カソード側は高不純物濃
度のＮ＋型拡散領域（１８）から電極（２６）を取り出
すので直列抵抗を小さくでき、アノード側も高不純物濃
度のＰ＋型分離領域（１５）から電極（２７）を取り出
すので直列抵抗を小さくできる。従ってホトダイオード
（１１）の速度を向上できる。
に匹敵する厚い空乏層（３４）によって入射光の大部分
が吸収されるので、Ｐ型基板（１３）で発生する空乏層
外生成キャリア（３５）は少ない。そのため、遅延電流
が小さくホトダイオード（１１）の応答速度を劣化させ
ることが無い。そしてさらに、カソード側は高不純物濃
度のＮ＋型拡散領域（１８）から電極（２６）を取り出
すので直列抵抗を小さくでき、アノード側も高不純物濃
度のＰ＋型分離領域（１５）から電極（２７）を取り出
すので直列抵抗を小さくできる。従ってホトダイオード
（１１）の速度を向上できる。
【００２３】第２の島領域（１７）においては、コレク
タ領域（２１）と第２の埋め込み層（２０）が導電型を
反転させるので、ＮＰＮトランジスタ（１２）を形成す
ることが可能となる。しかも基板（１３）表面からの拡
散による第２の埋め込み層（２０）とエピタキシャル層
（１４）表面からの拡散によるコレクタ領域（２１）と
を連結させるので、エピタキシャル層（１４）を厚くで
きる他、拡散時間を短縮できる。さらに、第２の埋め込
み層（２０）は基板（１３）に近づくにつれて不純物濃
度が高くなるので、ＮＰＮトランジスタ（１２）のＶＣ
Ｅ（ｓａｔ）を小さくできる。
タ領域（２１）と第２の埋め込み層（２０）が導電型を
反転させるので、ＮＰＮトランジスタ（１２）を形成す
ることが可能となる。しかも基板（１３）表面からの拡
散による第２の埋め込み層（２０）とエピタキシャル層
（１４）表面からの拡散によるコレクタ領域（２１）と
を連結させるので、エピタキシャル層（１４）を厚くで
きる他、拡散時間を短縮できる。さらに、第２の埋め込
み層（２０）は基板（１３）に近づくにつれて不純物濃
度が高くなるので、ＮＰＮトランジスタ（１２）のＶＣ
Ｅ（ｓａｔ）を小さくできる。
【００２４】
【発明の効果】以上に説明した通り、本発明によれば、
■ Ｐ型基板（１３）上にＰ−型エピタキシャル層（
１４）を積層するので、Ｎ型反転したエピタキシャル層
を積層するのに比べ、高比抵抗層が安定して得られる。
■ Ｐ型基板（１３）上にＰ−型エピタキシャル層（
１４）を積層するので、Ｎ型反転したエピタキシャル層
を積層するのに比べ、高比抵抗層が安定して得られる。
【００２５】■ 上記高比抵抗層により厚い空乏層（
３４）が得られるので、ホトダイオード（１１）のキャ
パシタを低減し、速度を向上できる。■ 島領域（１
６）と分離領域（１５）とでＰＮ接合を形成しないので
、ホトダイオード（１１）のキャパシタを低減できる。 ■ エミッタ拡散による浅い高不純物濃度のＮ＋型拡
散領域（１８）でＰＮ接合を形成するので、空乏層外生
成キャリア（３５）による遅延電流が小さく、ホトダイ
オード（１１）の応答速度を向上できる。
３４）が得られるので、ホトダイオード（１１）のキャ
パシタを低減し、速度を向上できる。■ 島領域（１
６）と分離領域（１５）とでＰＮ接合を形成しないので
、ホトダイオード（１１）のキャパシタを低減できる。 ■ エミッタ拡散による浅い高不純物濃度のＮ＋型拡
散領域（１８）でＰＮ接合を形成するので、空乏層外生
成キャリア（３５）による遅延電流が小さく、ホトダイ
オード（１１）の応答速度を向上できる。
【００２６】■ 上記厚い空乏層（３４）によって入
射光の大部分を吸収できるので、基板（１３）での空乏
層外生成キャリア（３５）の発生が少ない。■ 浅い
Ｎ＋型拡散領域（１８）でＰＮ接合を形成するので、波
長λが４００ｎｍの如き短波長の光にまて対応できる。 という効果を有する。従って、感度が高く応答速度に優
れたホトダイオード（１１）をＩＣ内に組み込むことが
できるものである。
射光の大部分を吸収できるので、基板（１３）での空乏
層外生成キャリア（３５）の発生が少ない。■ 浅い
Ｎ＋型拡散領域（１８）でＰＮ接合を形成するので、波
長λが４００ｎｍの如き短波長の光にまて対応できる。 という効果を有する。従って、感度が高く応答速度に優
れたホトダイオード（１１）をＩＣ内に組み込むことが
できるものである。
【００２７】さらにＮＰＮトランジスタ（１２）におい
ては、■ 基板（１３）表面からの拡散による第２の
埋め込み層（２０）とエピタキシャル層（１４）表面か
らの拡散によるコレクタ領域（２１）を連結するので、
エピタキシャル層（１４）を厚くできる他、ドライブイ
ンに要する熱処理時間を短縮できる。
ては、■ 基板（１３）表面からの拡散による第２の
埋め込み層（２０）とエピタキシャル層（１４）表面か
らの拡散によるコレクタ領域（２１）を連結するので、
エピタキシャル層（１４）を厚くできる他、ドライブイ
ンに要する熱処理時間を短縮できる。
【００２８】■ 第２の埋め込み層（２０）は基板（
１３）に近づくに従い不純物濃度が高くなるので、ＮＰ
Ｎトランジスタ（１２）のＶＣＥ（ｓａｔ）を低減でき
る。という効果をも有するものである。
１３）に近づくに従い不純物濃度が高くなるので、ＮＰ
Ｎトランジスタ（１２）のＶＣＥ（ｓａｔ）を低減でき
る。という効果をも有するものである。
【図１】本発明の半導体装置を示す断面図である。
【図２】図１の製造方法を説明する第１の断面図である
。
。
【図３】図１の製造方法を説明する第２の断面図である
。
。
【図４】図１の製造方法を説明する第３の断面図である
。
。
【図５】図１の製造方法を説明する第４の断面図である
。
。
【図６】図１の製造方法を説明する第５の断面図である
。
。
【図７】ホトダイオード（１１）を示す断面図である。
【図８】ホトダイオード（１１）のバンド図である。
【図９】従来例を示す断面図である。
Claims (4)
- 【請求項１】 一導電型の半導体基板と、前記半導体
基板の表面に形成した一導電型の高抵抗のエピタキシャ
ル層と、前記エピタキシャル層の表面から前記基板に達
する一導電型の分離領域と、前記分離領域と前記エピタ
キシャル層との境界および前記基板と前記エピタキシャ
ル層との境界で囲まれた、ホトダイオード形成用の第１
の島領域およびトランジスタ形成用の第２の島領域と、
前記第１の島領域の表面に形成した逆導電型の低抵抗の
拡散領域と、前記第２の島領域の基板とエピタキシャル
層との境界部に埋め込まれた逆導電型の第１の埋め込み
層と、前記第１の埋め込み層に重ねて埋め込まれ前記第
１の埋め込み層より上方に拡張された逆導電型の第２の
埋め込み層と、前記第２の島領域の表面に形成した前記
第２の埋め込み層と連結する逆導電型のコレクタ領域と
、前記コレクタ領域の表面に形成した一導電型のベース
領域と、前記ベース領域の表面に形成した逆導電型のエ
ミッタ領域とを具備することを特徴とする光半導体装置
。 - 【請求項２】 前記基板は比抵抗が４０〜６０Ω・ｃ
ｍであることを特徴とする請求項第１項記載の光半導体
装置。 - 【請求項３】 前記エピタキシャル層は比抵抗が２０
０〜１５００Ω・ｃｍであることを特徴とする請求項第
１項記載の光半導体装置。 - 【請求項４】 前記第１の島領域の逆導電型拡散領域
は前記第２の島領域のエミッタ拡散によるものであるこ
とを特徴とする請求項第１項記載の光半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3010170A JP2557745B2 (ja) | 1991-01-30 | 1991-01-30 | 光半導体装置 |
| US07/827,254 US5252851A (en) | 1991-01-30 | 1992-01-28 | Semiconductor integrated circuit with photo diode |
| KR1019920001296A KR100208646B1 (ko) | 1991-01-30 | 1992-01-29 | 광 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3010170A JP2557745B2 (ja) | 1991-01-30 | 1991-01-30 | 光半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04245478A true JPH04245478A (ja) | 1992-09-02 |
| JP2557745B2 JP2557745B2 (ja) | 1996-11-27 |
Family
ID=11742810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3010170A Expired - Lifetime JP2557745B2 (ja) | 1991-01-30 | 1991-01-30 | 光半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5252851A (ja) |
| JP (1) | JP2557745B2 (ja) |
| KR (1) | KR100208646B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007518283A (ja) * | 2004-01-16 | 2007-07-05 | イーストマン コダック カンパニー | 高感度ｃｍｏｓイメージセンサーの画素構造 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3108528B2 (ja) * | 1992-05-28 | 2000-11-13 | 株式会社東芝 | 光位置検出半導体装置 |
| JP3404848B2 (ja) * | 1993-12-21 | 2003-05-12 | ソニー株式会社 | 半導体装置 |
| US5592124A (en) * | 1995-06-26 | 1997-01-07 | Burr-Brown Corporation | Integrated photodiode/transimpedance amplifier |
| US5770872A (en) * | 1995-12-06 | 1998-06-23 | Arai; Chihiro | Photoelectric converter apparatus |
| KR100643442B1 (ko) * | 1996-06-26 | 2006-11-10 | 오스람 게젤샤프트 미트 베쉬랭크터 하프퉁 | 발광 변환 소자를 포함하는 발광 반도체 소자 |
| JPH10284753A (ja) * | 1997-04-01 | 1998-10-23 | Sony Corp | 半導体装置及びその製造方法 |
| US6188093B1 (en) * | 1997-09-02 | 2001-02-13 | Nikon Corporation | Photoelectric conversion devices and photoelectric conversion apparatus employing the same |
| US5969399A (en) * | 1998-05-19 | 1999-10-19 | Hewlett-Packard Company | High gain current mode photo-sensor |
| EP2287917B1 (en) * | 1999-02-25 | 2016-05-25 | Canon Kabushiki Kaisha | Light-receiving element and photoelectric conversion device |
| JP3370298B2 (ja) | 1999-07-27 | 2003-01-27 | シャープ株式会社 | 回路内蔵受光素子 |
| JP3900233B2 (ja) * | 1999-09-06 | 2007-04-04 | シャープ株式会社 | 受光素子および回路内蔵型受光素子 |
| US6593636B1 (en) * | 2000-12-05 | 2003-07-15 | Udt Sensors, Inc. | High speed silicon photodiodes and method of manufacture |
| US6713796B1 (en) | 2001-01-19 | 2004-03-30 | Dalsa, Inc. | Isolated photodiode |
| JP2004087979A (ja) * | 2002-08-28 | 2004-03-18 | Sharp Corp | 受光素子およびその製造方法並びに回路内蔵型受光素子 |
| JP2004165462A (ja) * | 2002-11-14 | 2004-06-10 | Sony Corp | 固体撮像素子及びその製造方法 |
| US8120023B2 (en) | 2006-06-05 | 2012-02-21 | Udt Sensors, Inc. | Low crosstalk, front-side illuminated, back-side contact photodiode array |
| US8686529B2 (en) | 2010-01-19 | 2014-04-01 | Osi Optoelectronics, Inc. | Wavelength sensitive sensor photodiodes |
| JP4742602B2 (ja) * | 2005-02-01 | 2011-08-10 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| JP2007180243A (ja) * | 2005-12-27 | 2007-07-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US9178092B2 (en) | 2006-11-01 | 2015-11-03 | Osi Optoelectronics, Inc. | Front-side illuminated, back-side contact double-sided PN-junction photodiode arrays |
| US7935546B2 (en) * | 2008-02-06 | 2011-05-03 | International Business Machines Corporation | Method and apparatus for measurement and control of photomask to substrate alignment |
| GB2476019B (en) | 2008-09-15 | 2013-03-13 | Osi Optoelectronics Inc | Thin active layer fishbone photodiode with a shallow N+ layer and method of manufacturing the same |
| US8399909B2 (en) | 2009-05-12 | 2013-03-19 | Osi Optoelectronics, Inc. | Tetra-lateral position sensing detector |
| US8912615B2 (en) | 2013-01-24 | 2014-12-16 | Osi Optoelectronics, Inc. | Shallow junction photodiode for detecting short wavelength light |
| KR20150095150A (ko) * | 2014-02-12 | 2015-08-20 | 한국전자통신연구원 | 수직 핀 다이오드 |
| JP2020009790A (ja) * | 2016-11-09 | 2020-01-16 | シャープ株式会社 | アバランシェフォトダイオード |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5996781A (ja) * | 1982-11-25 | 1984-06-04 | Sharp Corp | ホトダイオ−ド |
| JPS6147664A (ja) * | 1984-08-13 | 1986-03-08 | Sharp Corp | 半導体装置 |
| JPS6161457A (ja) * | 1984-09-01 | 1986-03-29 | Canon Inc | 光センサおよびその製造方法 |
| JPS61154063A (ja) * | 1984-12-26 | 1986-07-12 | Toshiba Corp | 光半導体装置およびその製造方法 |
| JPS61216464A (ja) * | 1985-03-22 | 1986-09-26 | Nec Corp | 受光ダイオ−ドとトランジスタのモノリシツク集積素子 |
| JPS6239080A (ja) * | 1985-08-14 | 1987-02-20 | Hamamatsu Photonics Kk | 半導体光位置検出装置 |
| JP2800827B2 (ja) * | 1988-02-12 | 1998-09-21 | 浜松ホトニクス株式会社 | 光半導体装置およびその製造方法 |
-
1991
- 1991-01-30 JP JP3010170A patent/JP2557745B2/ja not_active Expired - Lifetime
-
1992
- 1992-01-28 US US07/827,254 patent/US5252851A/en not_active Expired - Lifetime
- 1992-01-29 KR KR1019920001296A patent/KR100208646B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007518283A (ja) * | 2004-01-16 | 2007-07-05 | イーストマン コダック カンパニー | 高感度ｃｍｏｓイメージセンサーの画素構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100208646B1 (ko) | 1999-07-15 |
| US5252851A (en) | 1993-10-12 |
| JP2557745B2 (ja) | 1996-11-27 |
| KR920015588A (ko) | 1992-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04245478A (ja) | 光半導体装置 | |
| JP2557750B2 (ja) | 光半導体装置 | |
| JPH0467789B2 (ja) | ||
| JPH01205564A (ja) | 光半導体装置およびその製造方法 | |
| US8227882B2 (en) | Light-sensitive component with increased blue sensitivity, method for the production thereof, and operating method | |
| JP2003224253A (ja) | 光半導体集積回路装置およびその製造方法 | |
| JPH1145988A (ja) | ＢｉＣＭＯＳ内蔵受光半導体装置 | |
| JPH04271172A (ja) | 光半導体装置 | |
| JPH04245477A (ja) | 光半導体装置 | |
| JP4043246B2 (ja) | 光半導体集積回路装置 | |
| JP2557744B2 (ja) | 光半導体装置 | |
| JP2620655B2 (ja) | 光半導体装置 | |
| JP3244425B2 (ja) | 光半導体集積回路 | |
| JP2940818B2 (ja) | 光半導体装置とその製造方法 | |
| JP2657119B2 (ja) | 光半導体装置 | |
| JP2557743B2 (ja) | 光半導体装置の製造方法 | |
| JP3197592B2 (ja) | 半導体装置の製造方法 | |
| JP4162412B2 (ja) | 光半導体集積回路装置 | |
| JP2001339094A (ja) | 光半導体装置 | |
| JPH0555538A (ja) | 半導体受光装置 | |
| JP2584353B2 (ja) | 光半導体装置 | |
| JPH0513800A (ja) | 半導体装置 | |
| JPH04299860A (ja) | 光半導体装置 | |
| JP3553715B2 (ja) | 光半導体装置 | |
| JPH0541535A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 15 |