JP2907693B2 - ソフトリカバリダイオード - Google Patents
ソフトリカバリダイオードInfo
- Publication number
- JP2907693B2 JP2907693B2 JP21525293A JP21525293A JP2907693B2 JP 2907693 B2 JP2907693 B2 JP 2907693B2 JP 21525293 A JP21525293 A JP 21525293A JP 21525293 A JP21525293 A JP 21525293A JP 2907693 B2 JP2907693 B2 JP 2907693B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type semiconductor
- type
- layer
- soft recovery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ダイオードに関し、特
にインバータ回路のトランジスタ、ＭＯＳＦＥＴ、ＩＧ
ＢＴ等の制御素子に並列に接続されたり、直流を交流に
変換した後の整流用に用いるソフトリカバリダイオード
に関する。
にインバータ回路のトランジスタ、ＭＯＳＦＥＴ、ＩＧ
ＢＴ等の制御素子に並列に接続されたり、直流を交流に
変換した後の整流用に用いるソフトリカバリダイオード
に関する。
【０００２】
【従来の技術】従来、ダイオードには、例えば図４に示
すような構成のものがある。非常に高濃度のＮ型不純物
を有するＮ＋＋型の半導体基板２１の一方の面上に、Ｎ
−半導体層２２が形成されている。このＮ−半導体層２
２は、相対向する２つの主表面を有し、その一方の主表
面が半導体基板２１の一方の面に接触している。
すような構成のものがある。非常に高濃度のＮ型不純物
を有するＮ＋＋型の半導体基板２１の一方の面上に、Ｎ
−半導体層２２が形成されている。このＮ−半導体層２
２は、相対向する２つの主表面を有し、その一方の主表
面が半導体基板２１の一方の面に接触している。
【０００３】このＮ- 半導体層２２における半導体基板
２１と接していない主表面側には、高濃度のＰ型不純物
を有するＰ+ 半導体層２３と、このＰ+ 半導体層２３を
包囲するようにガードリング層２４が形成されている。
このガードリング層２４は、耐圧特性を改善するために
設けられており、Ｐ+ 半導体層２３と同様にＰ+ 半導体
層から構成されている。これらＰ+ 半導体層２３とガー
ドリング層２４は、ボロン等のＰ型不純物を選択拡散ま
たはイオン注入することによって形成されている。
２１と接していない主表面側には、高濃度のＰ型不純物
を有するＰ+ 半導体層２３と、このＰ+ 半導体層２３を
包囲するようにガードリング層２４が形成されている。
このガードリング層２４は、耐圧特性を改善するために
設けられており、Ｐ+ 半導体層２３と同様にＰ+ 半導体
層から構成されている。これらＰ+ 半導体層２３とガー
ドリング層２４は、ボロン等のＰ型不純物を選択拡散ま
たはイオン注入することによって形成されている。
【０００４】２６はカソード電極、２７はアノード電
極、２８は保護用ガラス、２９はカソード端子、３０は
アノード端子である。
極、２８は保護用ガラス、２９はカソード端子、３０は
アノード端子である。
【０００５】このようなダイオードでは、アノード端子
３０に正の電位、カソード端子２９に負の電位を印加す
ると、Ｐ＋半導体層２３から正孔がカソード電極２６に
向かい、Ｎ＋＋型の半導体基板２１から電子がアノード
電極３０に向かい、その結果、電流が流れる。
３０に正の電位、カソード端子２９に負の電位を印加す
ると、Ｐ＋半導体層２３から正孔がカソード電極２６に
向かい、Ｎ＋＋型の半導体基板２１から電子がアノード
電極３０に向かい、その結果、電流が流れる。
【０００６】この状態から、アノード端子３０に負の電
位、カソード端子２９に正の電位を印加すると、Ｐ＋半
導体層２３とＮ−半導体層２２との接合部から空乏層が
カソード電極２６側に広がり、同図に破線３１で示すよ
うにＮ＋＋型の半導体基板２１に達すると、横方向に広
がって行く。このとき、バルク内の縦方向の電界強度が
大きくなって降伏し、スイッチングする。従って、この
ようなダイオードを、インバータ回路の制御素子に逆並
列に接続するダイオードとして使用した場合、振動した
出力が生じる。
位、カソード端子２９に正の電位を印加すると、Ｐ＋半
導体層２３とＮ−半導体層２２との接合部から空乏層が
カソード電極２６側に広がり、同図に破線３１で示すよ
うにＮ＋＋型の半導体基板２１に達すると、横方向に広
がって行く。このとき、バルク内の縦方向の電界強度が
大きくなって降伏し、スイッチングする。従って、この
ようなダイオードを、インバータ回路の制御素子に逆並
列に接続するダイオードとして使用した場合、振動した
出力が生じる。
【０００７】この点を改良したものとして、例えば図５
に示すようなものがある。これは、Ｎ＋＋型の半導体基
板２１とＮ−半導体層との間に、Ｎ−半導体層２２より
も不純物濃度が高いＮ＋半導体層３２を形成したもので
ある。他の構成は、図４のダイオードと同一である。
に示すようなものがある。これは、Ｎ＋＋型の半導体基
板２１とＮ−半導体層との間に、Ｎ−半導体層２２より
も不純物濃度が高いＮ＋半導体層３２を形成したもので
ある。他の構成は、図４のダイオードと同一である。
【０００８】図５のソフトリカバリダイオードでは、ア
ノード端子３０に正の電位を、カソード端子２９に負の
電位を印加した後、逆にアノード端子３０に負の電位
を、カソード端子２９に正の電位を印加すると、Ｐ+ 半
導体層２３とＮ- 半導体層２２との接合部から空乏層が
縦方向に広がり、Ｎ+ 半導体層３２内にも微小長さだけ
広がるが、横方向への広がりが或る程度制限される。そ
して、空乏層の広がりの近傍には、まだ少数キャリアが
蓄積している。この蓄積しているキャリアが再結合によ
り徐々に吸収されることによって、ソフトリカバリ特性
が生じる。
ノード端子３０に正の電位を、カソード端子２９に負の
電位を印加した後、逆にアノード端子３０に負の電位
を、カソード端子２９に正の電位を印加すると、Ｐ+ 半
導体層２３とＮ- 半導体層２２との接合部から空乏層が
縦方向に広がり、Ｎ+ 半導体層３２内にも微小長さだけ
広がるが、横方向への広がりが或る程度制限される。そ
して、空乏層の広がりの近傍には、まだ少数キャリアが
蓄積している。この蓄積しているキャリアが再結合によ
り徐々に吸収されることによって、ソフトリカバリ特性
が生じる。
【０００９】
【発明が解決しようとする課題】しかし、図５のような
ソフトリカバリダイオードでは、Ｎ+ 半導体層３２の厚
みと濃度を厳密に管理する必要があり、しかも、Ｎ+ 半
導体層３２もＮ- 半導体層２２と同様にエピタキシャル
成長によって形成しなければならず、そのため製造が面
倒である上に、高価になるという問題点があった。本発
明は、製造が容易でかつ安価なソフトリカバリダイオー
ドを提供することを目的とする。
ソフトリカバリダイオードでは、Ｎ+ 半導体層３２の厚
みと濃度を厳密に管理する必要があり、しかも、Ｎ+ 半
導体層３２もＮ- 半導体層２２と同様にエピタキシャル
成長によって形成しなければならず、そのため製造が面
倒である上に、高価になるという問題点があった。本発
明は、製造が容易でかつ安価なソフトリカバリダイオー
ドを提供することを目的とする。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明では、高い濃度のＮ型不純物を有するＮ型
半導体基板と、上記基板よりも少ない濃度のＮ型不純物
を有する第１のＮ型半導体層とが設けられている。第１
のＮ型半導体層は、相対向する２つの主表面を有し、そ
の一方の主表面が上記Ｎ型半導体基板の一面に接した状
態に接しており、この第１のＮ型半導体層における他方
の主表面側から第１のＮ型半導体層内に、Ｐ型不純物を
有するＰ型半導体層が設けられている。このＰ型半導体
層を囲んだ状態に上記他方の主表面側から第１のＮ型半
導体層内に、Ｐ型不純物を有するＰ型のガードリング層
が設けられ、このＰ型ガードリング層に接近してこれを
包囲するように第１のＮ型半導体層内に第２のＮ半導体
層が設けられている。この第２のＮ型半導体層は、第１
のＮ型半導体層よりも多くのＮ型不純物を有している。
めに、本発明では、高い濃度のＮ型不純物を有するＮ型
半導体基板と、上記基板よりも少ない濃度のＮ型不純物
を有する第１のＮ型半導体層とが設けられている。第１
のＮ型半導体層は、相対向する２つの主表面を有し、そ
の一方の主表面が上記Ｎ型半導体基板の一面に接した状
態に接しており、この第１のＮ型半導体層における他方
の主表面側から第１のＮ型半導体層内に、Ｐ型不純物を
有するＰ型半導体層が設けられている。このＰ型半導体
層を囲んだ状態に上記他方の主表面側から第１のＮ型半
導体層内に、Ｐ型不純物を有するＰ型のガードリング層
が設けられ、このＰ型ガードリング層に接近してこれを
包囲するように第１のＮ型半導体層内に第２のＮ半導体
層が設けられている。この第２のＮ型半導体層は、第１
のＮ型半導体層よりも多くのＮ型不純物を有している。
【００１１】
【作用】本発明によれば、Ｐ型半導体層に正の電位、Ｎ
型半導体基板に負の電位を印加した後、逆にＰ型半導体
層に負の電位、Ｎ型半導体基板に正の電位を印加する
と、Ｐ型半導体層と第１のＮ型半導体層の接合部から空
乏層が縦方向に広がり、Ｎ型半導体基板と第１のＮ型半
導体層の接合部まで広がり、その後に横方向に広がって
いく。この横方向の広がりは、ガードリング層に接近し
て配置された第２のＮ型半導体層によって押さえられ、
これ以上広がることはない。このため、第１のＮ型半導
体層における空乏層とＮ型半導体基板との間に少数キャ
リアが多数残存し、この少数キャリアを引き抜く時間が
長くなり、ソフトリカバリ特性が生じる。
型半導体基板に負の電位を印加した後、逆にＰ型半導体
層に負の電位、Ｎ型半導体基板に正の電位を印加する
と、Ｐ型半導体層と第１のＮ型半導体層の接合部から空
乏層が縦方向に広がり、Ｎ型半導体基板と第１のＮ型半
導体層の接合部まで広がり、その後に横方向に広がって
いく。この横方向の広がりは、ガードリング層に接近し
て配置された第２のＮ型半導体層によって押さえられ、
これ以上広がることはない。このため、第１のＮ型半導
体層における空乏層とＮ型半導体基板との間に少数キャ
リアが多数残存し、この少数キャリアを引き抜く時間が
長くなり、ソフトリカバリ特性が生じる。
【００１２】
【実施例】この実施例では、図１に示すように、非常に
高濃度のＮ型不純物を有するＮ++型の半導体基板１が設
けられている。このＮ++型半導体基板１の一方の面に
は、カソード電極６が形成されている。このカソード電
極６は、カソード端子９に接続されている。
高濃度のＮ型不純物を有するＮ++型の半導体基板１が設
けられている。このＮ++型半導体基板１の一方の面に
は、カソード電極６が形成されている。このカソード電
極６は、カソード端子９に接続されている。
【００１３】Ｎ＋＋型半導体基板１の他方の面上には、
Ｎ−型半導体層２が形成されている。このＮ−型半導体
層２は、低濃度のＮ型不純物、例えばリンを有するもの
で、相対向する２つの主表面を有し、その一方の主表面
が、Ｎ＋＋型半導体基板１の他方の面に接している。
Ｎ−型半導体層２が形成されている。このＮ−型半導体
層２は、低濃度のＮ型不純物、例えばリンを有するもの
で、相対向する２つの主表面を有し、その一方の主表面
が、Ｎ＋＋型半導体基板１の他方の面に接している。
【００１４】このＮ- 型半導体層２の他方の主表面側か
らＮ- 型半導体層２内に位置するように、Ｐ+ 型半導体
層３が形成されている。また、このＰ+ 型半導体層３を
完全に包囲するように、環状のＰ+ 型のガードリング層
４が形成されている。これらＰ+ 型半導体層３及びガー
ドリング層４は、Ｎ- 型半導体層２の他方の面側から例
えばボロンのようなＰ型不純物を高濃度に選択拡散また
はイオン注入することによって形成されている。
らＮ- 型半導体層２内に位置するように、Ｐ+ 型半導体
層３が形成されている。また、このＰ+ 型半導体層３を
完全に包囲するように、環状のＰ+ 型のガードリング層
４が形成されている。これらＰ+ 型半導体層３及びガー
ドリング層４は、Ｎ- 型半導体層２の他方の面側から例
えばボロンのようなＰ型不純物を高濃度に選択拡散また
はイオン注入することによって形成されている。
【００１５】このようなガードリング層４の外側に、図
１から明らかなように、ガードリング層５に接近して、
これを包囲するように環状にＮ+ 型半導体層５が形成さ
れている。この半導体層５は、Ｎ+ 型であるので、Ｎ-
型半導体層２よりも不純物濃度が高い。このＮ+ 型半導
体層５は、例えばリン等のＮ型不純物をＮ- 型半導体層
２の他方の面から選択拡散またはイオン注入することに
よって形成されている。
１から明らかなように、ガードリング層５に接近して、
これを包囲するように環状にＮ+ 型半導体層５が形成さ
れている。この半導体層５は、Ｎ+ 型であるので、Ｎ-
型半導体層２よりも不純物濃度が高い。このＮ+ 型半導
体層５は、例えばリン等のＮ型不純物をＮ- 型半導体層
２の他方の面から選択拡散またはイオン注入することに
よって形成されている。
【００１６】Ｎ- 型半導体層２の他方の表面上には、Ｐ
+ 型半導体層３の周囲を包囲するように保護用ガラス８
が形成されており、さらにＰ+ 型半導体３の上面には、
アノード電極７が形成され、このアノード電極７はアノ
ード端子１０に接続されている。
+ 型半導体層３の周囲を包囲するように保護用ガラス８
が形成されており、さらにＰ+ 型半導体３の上面には、
アノード電極７が形成され、このアノード電極７はアノ
ード端子１０に接続されている。
【００１７】このように構成されたソフトリカバリダイ
オードでは、アノード端子１０に正の電位を、カソード
端子９に負の電位を印加すると、アノード端子１０から
カソード端子９に電流が流れる。その後に、アノード端
子１０に負の電位を、カソード端子９に正の電位を印加
すると、Ｎ- 半導体層２とＰ+ 半導体層３との接合部か
ら、図１に破線で示すように下方に向かって空乏層１１
が広がり、Ｎ++型半導体基板１にまで達する。そして、
空乏層１１は横方向に広がっていき、Ｐ+ 型半導体層４
を越えて、Ｎ+ 型半導体層５に達し、このＮ+ 型半導体
層５を越えて、空乏層１１が横方向に広がることはな
い。
オードでは、アノード端子１０に正の電位を、カソード
端子９に負の電位を印加すると、アノード端子１０から
カソード端子９に電流が流れる。その後に、アノード端
子１０に負の電位を、カソード端子９に正の電位を印加
すると、Ｎ- 半導体層２とＰ+ 半導体層３との接合部か
ら、図１に破線で示すように下方に向かって空乏層１１
が広がり、Ｎ++型半導体基板１にまで達する。そして、
空乏層１１は横方向に広がっていき、Ｐ+ 型半導体層４
を越えて、Ｎ+ 型半導体層５に達し、このＮ+ 型半導体
層５を越えて、空乏層１１が横方向に広がることはな
い。
【００１８】ガラス層８とＮ+ 半導体層５との間で降伏
が生じるので、このように空乏層１１の横方向への広が
りが阻止され、このソフトリカバリダイオードは、図２
に符号イで示すような電圧−電流特性となり、同図に符
号ロで示す通常のダイオードの電圧−電流特性との比較
から明らかなように、降伏の生じる逆電圧が小さくな
る。
が生じるので、このように空乏層１１の横方向への広が
りが阻止され、このソフトリカバリダイオードは、図２
に符号イで示すような電圧−電流特性となり、同図に符
号ロで示す通常のダイオードの電圧−電流特性との比較
から明らかなように、降伏の生じる逆電圧が小さくな
る。
【００１９】このように空乏層１１の横方向への広がり
を阻止したことにより、空乏層１１が形成されていない
半導体層２の領域２ａに、多数の少数キャリア１２が残
存する。これら多数の少数キャリア１２が、再結合によ
り引き抜かれるが、それには多くの時間が必要になり、
ソフトリカバリ特性を生じる。
を阻止したことにより、空乏層１１が形成されていない
半導体層２の領域２ａに、多数の少数キャリア１２が残
存する。これら多数の少数キャリア１２が、再結合によ
り引き抜かれるが、それには多くの時間が必要になり、
ソフトリカバリ特性を生じる。
【００２０】上記の実施例では、Ｎ ＋半導体層５を、Ｐ
＋半導体層３を完全に取り巻く環状に構成したが、図３
に示すように一部に開口部１３を有するＮ＋半導体層５
ａを設けてもよい。また、Ｎ ＋＋型半導体の一方の面上
にＮ−型半導体層をエピタキシャル成長によって形成し
てもよいし、Ｎ − 型半導体の一方の面上に高濃度のＮ型
不純物を拡散し、Ｎ ＋＋ 型半導体層を形成してもよい。
＋半導体層３を完全に取り巻く環状に構成したが、図３
に示すように一部に開口部１３を有するＮ＋半導体層５
ａを設けてもよい。また、Ｎ ＋＋型半導体の一方の面上
にＮ−型半導体層をエピタキシャル成長によって形成し
てもよいし、Ｎ − 型半導体の一方の面上に高濃度のＮ型
不純物を拡散し、Ｎ ＋＋ 型半導体層を形成してもよい。
【００２１】
【発明の効果】以上のように本発明によれば、第１のＮ
型半導体層における一主表面側に設けたＰ型ガードリン
グ層に接近して、これを囲んだ状態に、第１のＮ型半導
体層よりも多くのＮ型不純物を有する第２のＮ型半導体
層を形成することによって、空乏層の横方向への広がり
を抑制して、ソフトリカバリ特性を得ている。従って、
第２のＮ型半導体層の形成場所は、通常のダイオードに
おける降伏電圧よりも小さな降伏電圧となる、ガードリ
ング層に接近した場所とすればよいので、厳密に形成位
置を管理する必要がなく、製造が容易である上にコスト
を低減させることができる。
型半導体層における一主表面側に設けたＰ型ガードリン
グ層に接近して、これを囲んだ状態に、第１のＮ型半導
体層よりも多くのＮ型不純物を有する第２のＮ型半導体
層を形成することによって、空乏層の横方向への広がり
を抑制して、ソフトリカバリ特性を得ている。従って、
第２のＮ型半導体層の形成場所は、通常のダイオードに
おける降伏電圧よりも小さな降伏電圧となる、ガードリ
ング層に接近した場所とすればよいので、厳密に形成位
置を管理する必要がなく、製造が容易である上にコスト
を低減させることができる。
【図１】本発明によるソフトリカバリダイオードの１実
施例の縦断面図である。
施例の縦断面図である。
【図２】同実施例と従来のダイオードとの電圧−電流特
性図である。
性図である。
【図３】同実施例の変形例を示す部分省略平面図であ
る。
る。
【図４】従来のソフトリカバリダイオードの一例の縦断
面図である。
面図である。
【図５】従来のソフトリカバリダイオードの他の例の縦
断面図である。
断面図である。
１ Ｎ++型半導体基板 ２ Ｎ- 型半導体層（第１のＮ型半導体層） ３ Ｐ+ 型半導体層（Ｐ型半導体層） ５ Ｎ+ 型半導体層（第２のＮ型半導体層）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/861 H01L 29/868
Claims (1)
- 【請求項１】 高い濃度のＮ型不純物を有するＮ型半導
体基板と、相対向する２つの主表面を有しその一方の主
表面が上記Ｎ型半導体基板の一面に接した状態に形成さ
れ上記基板よりも少ない濃度のＮ型不純物を有する第１
のＮ型半導体層と、この第１のＮ型半導体層における他
方の主表面側から第１のＮ型半導体層内に設けられＰ型
不純物を有するＰ型半導体層と、このＰ型半導体層を囲
んだ状態に上記他方の主表面側から第１のＮ型半導体層
内に設けられＰ型不純物を有するＰ型のガードリング層
と、このＰ型ガードリング層に接近してこれを包囲する
ように第１のＮ型半導体層内に設けられ第１のＮ型半導
体層よりも多くのＮ型不純物を有する第２のＮ半導体層
とを、具備するソフトリカバリーダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21525293A JP2907693B2 (ja) | 1993-08-06 | 1993-08-06 | ソフトリカバリダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21525293A JP2907693B2 (ja) | 1993-08-06 | 1993-08-06 | ソフトリカバリダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0750423A JPH0750423A (ja) | 1995-02-21 |
| JP2907693B2 true JP2907693B2 (ja) | 1999-06-21 |
Family
ID=16669244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21525293A Expired - Fee Related JP2907693B2 (ja) | 1993-08-06 | 1993-08-06 | ソフトリカバリダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2907693B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101378094B1 (ko) * | 2012-07-13 | 2014-03-27 | 주식회사 케이이씨 | 고속 회복 다이오드 |
| JP2016001671A (ja) * | 2014-06-12 | 2016-01-07 | サンケン電気株式会社 | 半導体装置 |
-
1993
- 1993-08-06 JP JP21525293A patent/JP2907693B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0750423A (ja) | 1995-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5101244A (en) | Semiconductor schottky device with pn regions | |
| US5372954A (en) | Method of fabricating an insulated gate bipolar transistor | |
| US5166760A (en) | Semiconductor Schottky barrier device with pn junctions | |
| US5510634A (en) | Insulated gate bipolar transistor | |
| US5278443A (en) | Composite semiconductor device with Schottky and pn junctions | |
| JPH05152574A (ja) | 半導体装置 | |
| JPH0736440B2 (ja) | 半導体装置及びその製造方法 | |
| JP3435635B2 (ja) | 絶縁ゲート型半導体装置、およびその製造方法ならびにインバータ回路 | |
| US5530271A (en) | Integrated structure active clamp for the protection of power semiconductor devices against overvoltages | |
| US5432360A (en) | Semiconductor device including an anode layer having low density regions by selective diffusion | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2018166196A (ja) | 半導体装置およびその製造方法 | |
| JPH0766975B2 (ja) | 複合型ダイオード装置 | |
| US6914270B2 (en) | IGBT with PN insulation and production method | |
| EP0017022A1 (en) | A zener diode and method of fabrication thereof | |
| JP2907693B2 (ja) | ソフトリカバリダイオード | |
| US11387359B2 (en) | Ppower semiconductor device with anticorrosive edge termination structure | |
| JP2007115920A (ja) | ダイオード内蔵パワースイッチングデバイスとその製造方法 | |
| US6559515B1 (en) | Insulating wall between power components | |
| EP0845813A1 (en) | Insulated gate bipolar transistor | |
| JP2674641B2 (ja) | ゲートターンオフサイリスタ | |
| US5719412A (en) | Insulated gate bipolar transistor | |
| JPH10335631A (ja) | フィールドプレートを採用した電力用半導体素子及びその製造方法 | |
| KR100800252B1 (ko) | 씨모스 공정을 이용한 다이오드 소자의 제조 방법 | |
| JPH07321347A (ja) | 高濃度ｐｎ接合面を有する半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990223 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |