FR2480503A1 - Transistor de commutation pour forte puissance - Google Patents
Transistor de commutation pour forte puissance Download PDFInfo
- Publication number
- FR2480503A1 FR2480503A1 FR8008278A FR8008278A FR2480503A1 FR 2480503 A1 FR2480503 A1 FR 2480503A1 FR 8008278 A FR8008278 A FR 8008278A FR 8008278 A FR8008278 A FR 8008278A FR 2480503 A1 FR2480503 A1 FR 2480503A1
- Authority
- FR
- France
- Prior art keywords
- fingers
- emitter
- base
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title abstract description 4
- 229910052710 silicon Inorganic materials 0.000 title abstract description 4
- 239000010703 silicon Substances 0.000 title abstract description 4
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 43
- 238000000407 epitaxy Methods 0.000 claims description 5
- 239000012792 core layer Substances 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 7
- 239000012535 impurity Substances 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- 230000000717 retained effect Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006258 conductive agent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
LA PRESENTE INVENTION CONCERNE UN TRANSISTOR DE COMMUTATION POUR FORTE PUISSANCE. DANS CE TRANSISTOR, LA COUCHE DE BASE 2 EST DIVISEE EN TROIS COUCHES ELEMENTAIRES DONT LA COUCHE CENTRALE 6 PRESENTE UN PLUS FORT NIVEAU DE DOPAGE ET EST RAMIFIEE EN DOIGTS 7 EN DESSOUS DES PORTIONS D'EMETTEUR 3. APPLICATION A L'AMELIORATION DES CARACTERISTIQUES DE COMMUTATION DES TRANSISTORS POUR FORTE PUISSANCE.
Description
La présente invention concerne un transistor de commutation pour forte puissance. A titre d'exemple, on vise des transistors pouvant laisser passer des courants dans la gamme de la centaine d'ampères et pouvant supporter des tensions supérieures à 500 volts.
Pour améliorer les caractéristiques de commutation d'un transistor de puissance et, notamment, pour éviter le phénomène de focalisation des lignes de courant sur le bord de la jonction émetteur-base lors du fonctionnement en saturation et également pour améliorer l'homogénéité de l'ouverture du courant de collecteur lorsque l'on fonctionne avec un courant de base négatif, on est amené dans la pratique à utiliser des structures d'émetteur fortement ramifiées. Ces structures sont également appelées structures digitées en raison de la forme de doigts que prennent les émetteurs.
Toutefois, lorsque l'on vise à fabriquer des transistors de très forte puissance, on bute sur des problèmes technologiques qui obligent à augmenter la dimension des doigts d'émetteurs ce qui se fait au detri ment des performances de commutation énoncées précédem- ment. Néanmoins, il faut noter que les avantages d'une utilisation de doigts d'émetteurs larges sont notamment de mieux utiliser la surface de silicium, de diminuer la longueur de la jonction émetteur-base donc les risques de dégrader cette jonction par un court-circuit en surface, et de faciliter la prise de contact par pression sur les doits d'émetteurs.
Un objet de la présente invention est de prévoir un transistor de commutation pour forte puissance permettant de maintenir les avantages de construction liées au choix de doigts d'émetteur relativement larges tout en procurant des caractéristiques de commutation et de saturation avantageuses telles qu'elles sont habituellement liées aux doigts d'émetteur de très faible largeur.
Pour atteindre ces objets ainsi que d'autres, le transistor selon la présente invention comprend une couche de base constituée d'un sandwitch de trois couches du même type de conductivité mais à niveaux de dopage différents, la couche centrale étant nettement plus fortement dopée que les deux autres et ayant une structure digitée dans la région se trouvant sous la couche d'émetteur. La résistivité de la couche centrale est par exemple de 50 à 100 fois plus faible que celle des deux autres couches qui sont sensiblement identiques. De façon générale, la couche d'émetteur est elle-même ramifiée et présente des parties en forme de doigts ; les doigts de la couche centrale de base sont alors sensiblement orthogonaux aux doigts d'émetteur.
Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de mode de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles
- la figure 1 représente une vue en perspective et en coupe d'une partie d'un transistor selon la présente invention ;
- les figures 2A et 2B représentent respectivement une vue de dessus et une vue en coupe selon la ligne AA' d'une partie d'un transistor selon la présente invention
- la figure 3 représente des profils de concentration de dopants dans la zone de grille et en dehors de cette zone ; et
- la figure 4 représente una variante de réalisation d'une grille selon l'invention.
- la figure 1 représente une vue en perspective et en coupe d'une partie d'un transistor selon la présente invention ;
- les figures 2A et 2B représentent respectivement une vue de dessus et une vue en coupe selon la ligne AA' d'une partie d'un transistor selon la présente invention
- la figure 3 représente des profils de concentration de dopants dans la zone de grille et en dehors de cette zone ; et
- la figure 4 représente una variante de réalisation d'une grille selon l'invention.
Dans la description suivante, on se référera à l'ensemble des figures 1, 2A et 2B qui représentent selon des vues différentes et à des échelles différentes la structure d'un transistor de puissance selon l'inven tion correspondant sensiblement à l'emplacement d'un doigt d'émetteur.
La description suivante est faite en considérant un transistor de type NPN mais elle s'appliquera bien entendu de façon correspondante au cas d'un transistor de type PNP en inversant tous les types de conductivité.
Ce transistor comprend une zone de collecteur 1 constituée par exemple d'un substrat N sur la face externe duquel sot formée une couche surdopée de type
N ; une zone de base 2 de type P, et une zone d'émetteur 3 de type N. La zone d'émetteur représentée correspond à une partie d'un doigt d'émetteur de longueur L et de largeur d. Des couches de contact, généralement des métallisations, 4 et 5,sont respectivement solidaires de la surface supérieure de la couche de base et de la couche d'émetteur. Ces contacts épousent la forme et les digitations des zones d'émetteur et de base. Et c'est justement en realisant ces couches de contact que l'on risque de mettre en court-circuit la jonction dans le cas ou la ramification de la couche d'émetteur est très importante.Pour réaliser ces couches de contact, on pourra utiliser les techniques usuelles dans le domaine des semiconducteurs de très forte puissance, #'est-a- dire notamment utiliser des métallisations d'épaisseurs différentes pour les couches de contact de base et d'émetteur ou rapporter une grille métallique ayant la forme de l'émetteur, ce qui permet de contacter plus simplement la métallisation d'émetteur dans un montage par pression.
N ; une zone de base 2 de type P, et une zone d'émetteur 3 de type N. La zone d'émetteur représentée correspond à une partie d'un doigt d'émetteur de longueur L et de largeur d. Des couches de contact, généralement des métallisations, 4 et 5,sont respectivement solidaires de la surface supérieure de la couche de base et de la couche d'émetteur. Ces contacts épousent la forme et les digitations des zones d'émetteur et de base. Et c'est justement en realisant ces couches de contact que l'on risque de mettre en court-circuit la jonction dans le cas ou la ramification de la couche d'émetteur est très importante.Pour réaliser ces couches de contact, on pourra utiliser les techniques usuelles dans le domaine des semiconducteurs de très forte puissance, #'est-a- dire notamment utiliser des métallisations d'épaisseurs différentes pour les couches de contact de base et d'émetteur ou rapporter une grille métallique ayant la forme de l'émetteur, ce qui permet de contacter plus simplement la métallisation d'émetteur dans un montage par pression.
Un aspect essentiel de la présente invention consiste à prévoir à l'intérieur de la couche de base 2 de type P une région surdopée 6 ayant par exmple une résistance par carré 50 à 100 fois plus faible que celle du reste de la couche de base. Cette région centrale surdopee 6 se divise pour former une grille munie de doigts 7 en dessous des régions où se trouve la couche d'émetteur. Les doigts 7 ont une largeur W et sont disposés à un intervalle B l'un de l'autre. Ces doigts 7 sont orthogonaux aux doigts d'émetteur 3.
A titre d'ordre de grandeur, on pourra avoir les dimensions suivantes
d = 1 mu
B =30 pm
W =30 pm
La structure décrite précédemment peut être réalisée par les divers procédés connus. Par exemple, en partant d'un substrat de collecteur de type N, une première couche de base peut être formée par diffusion ou épitaxie. Ensuite, la couche de base surdopée et digitée peut être formée soit par implantation à travers un masque approprié, soit par diffusion localisée, la dernière partie ou couche supérieure de la couche de base peut être formée par épitaxie, la région d'émetteur étant diffusée à l'intérieur de cette couche supérieure épitaxiée.
d = 1 mu
B =30 pm
W =30 pm
La structure décrite précédemment peut être réalisée par les divers procédés connus. Par exemple, en partant d'un substrat de collecteur de type N, une première couche de base peut être formée par diffusion ou épitaxie. Ensuite, la couche de base surdopée et digitée peut être formée soit par implantation à travers un masque approprié, soit par diffusion localisée, la dernière partie ou couche supérieure de la couche de base peut être formée par épitaxie, la région d'émetteur étant diffusée à l'intérieur de cette couche supérieure épitaxiée.
La figure 3 représente à titre d'exemple un profil de concentration en atomes dopants pour un transistor selon la présente invention. Si l'on considère une ligne normale aux faces principales de la, pastille semiconductrice et ne passant pas par une zone de grille à fort niveau de dopage, on obtient dans un mode de réalisation particulier de la présente invention, un profil de concentration du type de celui représenté en figure 3. On rencontre tout d'abord la zone d'émetteurE fortement dopée, ayant par exemple une profondeur de l'ordre d'une dizaine de microns, puis la zone de base B ayant par exemple une profondeur de l'ordre de la quinzaine-de microns (sur la figure les échelles ne sont pas respectées par souci de clarté). Cette zone de base se décompose en une zone à concentration sensiblement constante correspondant à une couche épitaxiée puis une zone à variation de concentration nette correspondant à la zone plus profonde implantée ou diffusée. Après cela, on rencontre la zone de collecteur C d'une épaisseur de l'ordre par exemple de 150 microns. Cette zone de collecteur comprend d'abord une zone à concentration sensiblement constante et faible, correspondant au substrat initial puis une zone plus fortement dopée vers la face inférieure. L'épaisseur de la zone à concentration sensiblement constante sera choisie en fonction de la tenue en tension souhaitée du transistor. Par exemple, pour un transistor pouvant supporter une tension de l'ordre de 400 volts, la résistivité du substrat sera choisi de l'ordre de 40 ohms et son épaisseur restant après traitement de l'ordre de 50 microns.Dans la région de base
B, on a représenté en pointillés l'allure que prend la concentration aux emplacements où l'on coupe une zone de grille 7. Alors la concentration localisée de la base 3 peut s'élever jusqu'S 1019 at/cm
La figure 4 représente de façon très schématique une vue en perspective et en coupe partielle d'un tranw sistor selon une variante de la réalisation de la présen te invention. La couche de grille digitée 7, au lieu d'être réalisée sous forme d'une grille implantée recouverte d'une couche épitaxie est alors formée après la diffusion de l'ensemble des couches de la présente invention. Dans cette figure, de mêmes références ont autant que possible été utilisées que dans le cas de la figure 1.On retrouve le collecteur 1, la base 2, et l'émetteur 3. Après formation de cet ensemble de couches des sillons sont creusés à partir de la surface d'émetteur. La partie latérale supérieure de ces sillons est isolée par un produit approprié, par exemple par de la silice 10 si le substrat est un substrat de silicium.
B, on a représenté en pointillés l'allure que prend la concentration aux emplacements où l'on coupe une zone de grille 7. Alors la concentration localisée de la base 3 peut s'élever jusqu'S 1019 at/cm
La figure 4 représente de façon très schématique une vue en perspective et en coupe partielle d'un tranw sistor selon une variante de la réalisation de la présen te invention. La couche de grille digitée 7, au lieu d'être réalisée sous forme d'une grille implantée recouverte d'une couche épitaxie est alors formée après la diffusion de l'ensemble des couches de la présente invention. Dans cette figure, de mêmes références ont autant que possible été utilisées que dans le cas de la figure 1.On retrouve le collecteur 1, la base 2, et l'émetteur 3. Après formation de cet ensemble de couches des sillons sont creusés à partir de la surface d'émetteur. La partie latérale supérieure de ces sillons est isolée par un produit approprié, par exemple par de la silice 10 si le substrat est un substrat de silicium.
Après cela, les sillons sont remplis d'un agent conducteur, par exemple du silicium polycristallin fortement dopé de type P+ll. Une diffusion est effectuée à partir de ce silicium polycristallin 11 pour former une zone de grille 12 fortement dopée de type P+. Après cela, la surface supérieure du silicium polycristallin dans les rainures est isolée par une couche de silice 13. Puis le dispositif est revêtu d'une couche de métallisation d'émetteur 14. En certains emplacements, la couche de silice supérieure 13 est ouverte en des fenetres 15 pour permettre de venir reprendre des contacts de base à l'aide d'une métallisation. Dans certains cas, ce deuxième mode de réalisation pourra s'avérer plus avantageux en augmentant la surface utile de l'émetteur. En effet, la surface occupée par les sillons ou rainures remplis de silicium polycristallin 11 n'est en fait pas une surface perdue pour le fonctionnement du transistor puisque, de toute manière, les lignes de'Courant entre l'émetteur et le collecteur se focalisent au niveau des interstices de la grille. Par contre, selon ce mode de réalisation, on évite de perdre de la surface à la périphérie des zones d'émetteurs pour reprendre des contacts de base.
La présente invention n'est pas limitée aux modes de réalisation qui ont été explicitement décrits ci-dessus ; elle en inclut les diverses variantes et généralisations comprises dans le domaine des revendications ci-après.
Claims (6)
1. Transistor de commutation pour forte puissance caractérisé en ce que la couche de base est cons tituée d'un sandwitch de trois couches de même type de conductivité mais à niveaux de dopages différents, la couche centrale étant fortement dopée et ayant une struc ture digitée dans la région se trouvant sous la couche d' émetteur.
2. Transistor selon la revendication 1 carac térisé en ce que la résistivité de la couche centrale de la base est 50 à 100 fois plus faible que celle des deux autres couches qui sont sensiblement identiques.
3. Transistor selon l'une des revendications 1 ou 2 dans lequel la couche d'émetteur est ramifiée et présente des parties en forme de doigts, caractérisé en ce que les doigts de la couche centrale de base sont sensiblement orthogonaux aux doigts d'émetteur.
4. Transistor selon l'une quelconque des revendications 1 à 3 caractérisé en ce que la couche centrale de la base est formée par implantation/diffusion dans la première couche de base en contact avec le collecteur et en ce que la troisième couche de base est formée par épitaxie sur la structure obtenue.
5. Transistor selon la revendicatien 4 carac térisé en ce que la première couche de base en contact avec le collecteur est formée par diffusion dans celuici.
6. Transistor selon la revendication 4 carac térise en ce que la première couche de base est formée par épitaxie sur le collecteur.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8008278A FR2480503A1 (fr) | 1980-04-14 | 1980-04-14 | Transistor de commutation pour forte puissance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8008278A FR2480503A1 (fr) | 1980-04-14 | 1980-04-14 | Transistor de commutation pour forte puissance |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2480503A1 true FR2480503A1 (fr) | 1981-10-16 |
Family
ID=9240816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8008278A Withdrawn FR2480503A1 (fr) | 1980-04-14 | 1980-04-14 | Transistor de commutation pour forte puissance |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2480503A1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0296771A2 (fr) * | 1987-06-25 | 1988-12-28 | SGS-THOMSON MICROELECTRONICS S.p.A. | Dispositif semi-conducteur avec couche enterrée et méthode de fabrication |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3704177A (en) * | 1969-12-18 | 1972-11-28 | Philips Corp | Methods of manufacturing a semiconductor device |
| JPS525273A (en) * | 1975-07-02 | 1977-01-14 | Hitachi Ltd | Transistor |
| JPS5298479A (en) * | 1976-02-14 | 1977-08-18 | Toshiba Corp | Semiconductor device |
| JPS536578A (en) * | 1976-07-08 | 1978-01-21 | Nec Corp | Production of semiconductor device |
| JPS53124086A (en) * | 1975-10-21 | 1978-10-30 | Semiconductor Res Found | Semiconductor device |
| US4151540A (en) * | 1977-12-08 | 1979-04-24 | Fairchild Camera And Instrument Corporation | High beta, high frequency transistor structure |
-
1980
- 1980-04-14 FR FR8008278A patent/FR2480503A1/fr not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3704177A (en) * | 1969-12-18 | 1972-11-28 | Philips Corp | Methods of manufacturing a semiconductor device |
| JPS525273A (en) * | 1975-07-02 | 1977-01-14 | Hitachi Ltd | Transistor |
| JPS53124086A (en) * | 1975-10-21 | 1978-10-30 | Semiconductor Res Found | Semiconductor device |
| JPS5298479A (en) * | 1976-02-14 | 1977-08-18 | Toshiba Corp | Semiconductor device |
| JPS536578A (en) * | 1976-07-08 | 1978-01-21 | Nec Corp | Production of semiconductor device |
| US4151540A (en) * | 1977-12-08 | 1979-04-24 | Fairchild Camera And Instrument Corporation | High beta, high frequency transistor structure |
Non-Patent Citations (3)
| Title |
|---|
| ABJP/77 * |
| ABJP/78 * |
| EXBK/75 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0296771A2 (fr) * | 1987-06-25 | 1988-12-28 | SGS-THOMSON MICROELECTRONICS S.p.A. | Dispositif semi-conducteur avec couche enterrée et méthode de fabrication |
| EP0296771A3 (fr) * | 1987-06-25 | 1989-11-08 | SGS-THOMSON MICROELECTRONICS S.p.A. | Dispositif semi-conducteur avec couche enterrée et méthode de fabrication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2740907A1 (fr) | Dispositif a semiconducteur utilisant le carbure de silicium | |
| FR2499315A1 (fr) | Dispositif semiconducteur de protection utilisant des diodes zener dos a dos | |
| FR2773265A1 (fr) | Circuit de protection d'interface d'abonnes | |
| EP2325893B1 (fr) | Diode de protection bidirectionnelle basse tension | |
| FR2468208A1 (fr) | Dispositif semiconducteur avec une diode zener | |
| EP0581625A1 (fr) | Composant életronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant | |
| EP0624943B1 (fr) | Composant limiteur de courant série | |
| EP0521802B1 (fr) | Diode à avalanche dans un circuit intégré bipolaire | |
| EP0090722B1 (fr) | Diode rapide | |
| FR2815472A1 (fr) | Diac planar | |
| EP0742592B1 (fr) | Composant de protection sensible de circuit d'interface de lignes d'abonnés | |
| FR2523370A1 (fr) | Transistor pnp fort courant faisant partie d'un circuit integre monolithique | |
| FR2480503A1 (fr) | Transistor de commutation pour forte puissance | |
| FR2554276A1 (fr) | Diode de reference pour circuit integre et son procede de fabrication | |
| FR3011121A1 (fr) | Assemblage de puces de circuits integres comprenant un composant de protection contre les surtensions | |
| EP0109331B1 (fr) | Thyristor asymétrique à forte tenue en tension inverse | |
| EP3792982A1 (fr) | Dispositif electronique de puissance a super-jonction | |
| EP0186567B1 (fr) | Diac à électrodes coplanaires | |
| EP0148065A2 (fr) | Composant semiconducteur rapide, notamment diode pin haute tension | |
| EP0037764B1 (fr) | Structure de dispositif à semiconducteur à anneau de garde, et à fonctionnement unipolaire | |
| EP0127488B1 (fr) | Procédé de fabrication d'un transistor de puissance à tenue en tension élevée à l'ouverture | |
| EP0015835B1 (fr) | Dispositif semiconducteur de commutation à fréquence élevée et procédé pour sa fabrication | |
| FR2963984A1 (fr) | Diode de shockley a faible tension de declenchement | |
| EP0193462A1 (fr) | Diode hyperfréquence de type PIN à transitions abruptes | |
| WO2002031888A1 (fr) | Diac planar symetrique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |