JPS621271A - ゲ−トタ−ンオフサイリスタ - Google Patents
ゲ−トタ−ンオフサイリスタInfo
- Publication number
- JPS621271A JPS621271A JP13979085A JP13979085A JPS621271A JP S621271 A JPS621271 A JP S621271A JP 13979085 A JP13979085 A JP 13979085A JP 13979085 A JP13979085 A JP 13979085A JP S621271 A JPS621271 A JP S621271A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- gate
- base layer
- low resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 abstract description 13
- 238000009937 brining Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/102—Cathode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の利用分野）
本発明はゲートターンオフサイリスタ（以下。
ＧＴＯと略記する）％特に埋め込みゲー１１ＧＴＯに関
するものであり、さらに具体的にいえば、高周波化及び
大電流化に好適な接合構造を有する埋め込みゲート型Ｇ
ＴＯに関する。
するものであり、さらに具体的にいえば、高周波化及び
大電流化に好適な接合構造を有する埋め込みゲート型Ｇ
ＴＯに関する。
（発明の背景）
ＧＴＯは、ゲート信号によってターンオフできる機能を
備えたサイリスタであり、トランジスタに比べ大電力を
制御できる半導体スイッチング素子である。
備えたサイリスタであり、トランジスタに比べ大電力を
制御できる半導体スイッチング素子である。
ＧＴＯでターンオフ可能な電流の最大値（以下、■。Ｆ
、と略記する）と、ゲート・カソード間の耐圧（以下Ｖ
。Ｋと略記する）及びカソードベースｌ−の横方向抵抗
（以下、ＲＫＢと略記する）との間には、よく知られて
いる次のような関係がある。
、と略記する）と、ゲート・カソード間の耐圧（以下Ｖ
。Ｋと略記する）及びカソードベースｌ−の横方向抵抗
（以下、ＲＫＢと略記する）との間には、よく知られて
いる次のような関係がある。
工ｏｐｙ ” ”ＧＫ／ Ｒ’ｘａ
前記の関係式から分るように、 ＧＴＯの遮断性能を
大きくする条件は、 （１）〜８を小さくすること、及び ＋２１ ＶＧＫを大きくすること である。これらの条件を同時に満足する接合構造として
、特公昭５５−１０９８４号公報や特開昭５１−１１５
７８号公報に示されているような、いわゆる埋め込みゲ
ート構造がある。
大きくする条件は、 （１）〜８を小さくすること、及び ＋２１ ＶＧＫを大きくすること である。これらの条件を同時に満足する接合構造として
、特公昭５５−１０９８４号公報や特開昭５１−１１５
７８号公報に示されているような、いわゆる埋め込みゲ
ート構造がある。
これは、カソードベース層の内部に、この１−と同じ導
電型で、かつ高不純物濃度を有する低抵抗の半導体層を
、部分的に埋め込み形成し、これらの埋め込み層をゲー
ト電極と接続し、前記埋め込み層およびゲート電極を介
してターンオフゲートを流を引き抜くようにした構造で
ある。
電型で、かつ高不純物濃度を有する低抵抗の半導体層を
、部分的に埋め込み形成し、これらの埋め込み層をゲー
ト電極と接続し、前記埋め込み層およびゲート電極を介
してターンオフゲートを流を引き抜くようにした構造で
ある。
このような構造にすれば、実質的にＲＩＣＢを小さくす
ることができる。またこの構造では、員不純濃度層（す
なわち、埋め込みＩＩ）をとりまくカソードベース層の
濃度を低くすることができるので、ＶＧＫを高くするこ
とも可能である。
ることができる。またこの構造では、員不純濃度層（す
なわち、埋め込みＩＩ）をとりまくカソードベース層の
濃度を低くすることができるので、ＶＧＫを高くするこ
とも可能である。
しかし、大口径ＧＴＯでは、高不純物濃度層の抵抗の大
きさやばらつきが無視できなくなり、ＧＴＯ素子全体に
わたって均一かつ十分にゲート′屯流を引き抜くことが
できないという問題があり、高周波化や大′亀流化が困
難であるという欠点があった。
きさやばらつきが無視できなくなり、ＧＴＯ素子全体に
わたって均一かつ十分にゲート′屯流を引き抜くことが
できないという問題があり、高周波化や大′亀流化が困
難であるという欠点があった。
（発明の目的）
本発明の目的は、高目波で動作し、かつ大電流をターン
オフできる埋め込みゲート１ｊ１ＧＴｏを提供すること
にある。
オフできる埋め込みゲート１ｊ１ＧＴｏを提供すること
にある。
（発明の概要）
本発明の特徴は、 ＧＴＯの、細長い短冊状に分割さ
れたカソードエミツタ層の直下にある、カソードベース
層の内部に、前記カソードエミツタ層の幅方向に高不純
物濃度層を埋め込み状態で設け。
れたカソードエミツタ層の直下にある、カソードベース
層の内部に、前記カソードエミツタ層の幅方向に高不純
物濃度層を埋め込み状態で設け。
この高不純物濃度層を、カソードエミツタ層に隣接する
カソードベース層の露出面で、ゲート電極と低抵抗接触
することによりゲート引き抜き抵抗を非常に小さくシ、
かつ均一化したことにある。
カソードベース層の露出面で、ゲート電極と低抵抗接触
することによりゲート引き抜き抵抗を非常に小さくシ、
かつ均一化したことにある。
（発明の実施料）
以下、本発明の実施料について、図面を用いて説明する
。以下の図面中の同一物、相当物には同じ符号を付けた
。
。以下の図面中の同一物、相当物には同じ符号を付けた
。
第１図は本発明を実旋したＧＴＯのカソード側平面パタ
ーンの一部分を示す平面図、第２図ないし第４図はそれ
ぞれ前記第１図のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線にそう
断面図である。
ーンの一部分を示す平面図、第２図ないし第４図はそれ
ぞれ前記第１図のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線にそう
断面図である。
これらの図から分るように、円形の半導体基体１の中心
から多重リング放射状に、細長い短冊状のｎ型エミッタ
１−２が複数個並べられている。ｎ型エミツタ層２の直
下には、その幅方向全体に延びるように埋め込みゲート
層３が、予定の間隔をおいて複数個設けられている。な
お、第１図では電極等は省略されている。
から多重リング放射状に、細長い短冊状のｎ型エミッタ
１−２が複数個並べられている。ｎ型エミツタ層２の直
下には、その幅方向全体に延びるように埋め込みゲート
層３が、予定の間隔をおいて複数個設けられている。な
お、第１図では電極等は省略されている。
つぎに、第５図を参照して、前記実施例装置の製造方法
を説明する。なお、第５図は前記第２図に対応する断面
を示すものである。
を説明する。なお、第５図は前記第２図に対応する断面
を示すものである。
ｎ型ベース層４に隣接して、その両側に、ｐ型エミツタ
ｒ＠９およびｐ凰ベース層５をガリウム拡散等により形
成し、さらに前記ｐ型ベース層５に。
ｒ＠９およびｐ凰ベース層５をガリウム拡散等により形
成し、さらに前記ｐ型ベース層５に。
この層よりも不純物濃度の高いｐ型低抵抗埋め込みゲー
ト層３を、ホウ素の選択拡散等により設ける（第り図ａ
参照）。
ト層３を、ホウ素の選択拡散等により設ける（第り図ａ
参照）。
その後、不純物濃度がｐ型ベース層５と同程度以下であ
るｐ型半導体層６を、例えばエピタキシャル成長させる
（第５図のｂ参照）。
るｐ型半導体層６を、例えばエピタキシャル成長させる
（第５図のｂ参照）。
ざらにこのｐ型半導体層６に％ ｎｆｉエミッタ層２を
リン拡散等により形成する。
リン拡散等により形成する。
上記のようにして所要の接合を形成した後、化学エツチ
ング等の公知の方法により、〔凰エミッタ層２の周囲の
ｐｍ半導体層６を、第５図（ａ）に示したように、埋め
込みゲート層３が露出するまで掘り込む。
ング等の公知の方法により、〔凰エミッタ層２の周囲の
ｐｍ半導体層６を、第５図（ａ）に示したように、埋め
込みゲート層３が露出するまで掘り込む。
ｎ型エミツタ層２と、これをとり囲む埋め込みゲート層
３の露出面、ならびにこれと反対側に露出するｐ型エミ
ツタ層９の表面には、それぞれカソード電極７とゲート
電極８、およびアノード電極１０が低抵抗接触される（
第５図Ｃ）。
３の露出面、ならびにこれと反対側に露出するｐ型エミ
ツタ層９の表面には、それぞれカソード電極７とゲート
電極８、およびアノード電極１０が低抵抗接触される（
第５図Ｃ）。
また図示されてはいないがｓ ｐＱ接合が露出する表
面にはシリコン酸化膜、ガラス膜、あるいはシリコーン
ゴム等の表面安定化膜が旋されている。
面にはシリコン酸化膜、ガラス膜、あるいはシリコーン
ゴム等の表面安定化膜が旋されている。
なお、以上においては、アノード側の構造については特
に言及しなかったが１本発明が、アノードエミッタ短絡
型ＧＴＯ並びに金ドープ型ＧＴＯのどちらにも適用０Ｔ
能であることは、当然である。
に言及しなかったが１本発明が、アノードエミッタ短絡
型ＧＴＯ並びに金ドープ型ＧＴＯのどちらにも適用０Ｔ
能であることは、当然である。
また、第３図では、埋め込みゲート層３がｎ型エミツタ
層２を幅方向に貫通するように示されているが、このこ
とは必ずしも必要ではなく、その中間に僅かな切れ目が
あっても同様の効果が達成できる。
層２を幅方向に貫通するように示されているが、このこ
とは必ずしも必要ではなく、その中間に僅かな切れ目が
あっても同様の効果が達成できる。
（発明の効果）
以上の説明から明らかなように、本発明によればつぎの
ような優れた効果を達成することができる。
ような優れた効果を達成することができる。
本発明では、細長い短冊状に分割されたカソードエミツ
タ層２の幅方向に埋め込みゲート層３が設けられ、かつ
この埋め込みゲート層３が％ ｎｍエミツタ層２に隣接
し、これをとり囲むように配置されたゲート電極８と低
抵抗接触しているので、ゲート引き抜き抵抗が非常に小
さく、かつ均一になる。従って、高周波動作や大′１流
のターンオフが可能となる。
タ層２の幅方向に埋め込みゲート層３が設けられ、かつ
この埋め込みゲート層３が％ ｎｍエミツタ層２に隣接
し、これをとり囲むように配置されたゲート電極８と低
抵抗接触しているので、ゲート引き抜き抵抗が非常に小
さく、かつ均一になる。従って、高周波動作や大′１流
のターンオフが可能となる。
例えば直径４０闘程度の基板を用いたＧＴＯの動作周波
数及び最大ターンオフ電流は、従来の埋め込みゲートＷ
ＧＴＯではそれぞれｌ ｋＨｚ以下及び１０００Ａ！度
であったが、本発明によれば、それぞれ２ ｋＨｚ及び
２０００Ａ程度に向上する。
数及び最大ターンオフ電流は、従来の埋め込みゲートＷ
ＧＴＯではそれぞれｌ ｋＨｚ以下及び１０００Ａ！度
であったが、本発明によれば、それぞれ２ ｋＨｚ及び
２０００Ａ程度に向上する。
また本発明では、埋め込みゲート層３の不純物濃度が従
来より多少低い場合でも、この埋め込みゲート層３とゲ
ート電極８との間の距離が短かくなるので、ゲート引き
抜き抵抗を十分小さくできる。
来より多少低い場合でも、この埋め込みゲート層３とゲ
ート電極８との間の距離が短かくなるので、ゲート引き
抜き抵抗を十分小さくできる。
このように埋め込みゲート１−の不純物濃度を低くでき
るため、高不純物濃度を有する埋め込みゲート層３の上
にｐ型半導体ｌｉ６をエピタキシャル成長させた場合に
起こる。いわゆるオートドーピングによる。埋め込みゲ
ート層３の広がりに起因するターンオン時間やオン電圧
の増大を緩和できる効果もある。
るため、高不純物濃度を有する埋め込みゲート層３の上
にｐ型半導体ｌｉ６をエピタキシャル成長させた場合に
起こる。いわゆるオートドーピングによる。埋め込みゲ
ート層３の広がりに起因するターンオン時間やオン電圧
の増大を緩和できる効果もある。
さらに、上記のようにオートドーピングの影響を緩和し
て、埋め込みゲート１−３の広がりを少なくすることが
できるので％ ｎｕエミッタ層２の直下に、幅数１０μ
ｍ程度の細い埋め込みゲート層３を１００μＪ下数１０
μｍ程度の狭い間隔で多数設けることができる。こうす
ることにより、高周波での動作が可能となる。
て、埋め込みゲート１−３の広がりを少なくすることが
できるので％ ｎｕエミッタ層２の直下に、幅数１０μ
ｍ程度の細い埋め込みゲート層３を１００μＪ下数１０
μｍ程度の狭い間隔で多数設けることができる。こうす
ることにより、高周波での動作が可能となる。
上記の効果に加え、本発明では、ｎ型エミツタ層が複数
の短冊状部に分割されているので、仮りに埋め込みゲー
ト層の一部に欠陥があっても、その部分にあるｎ型エミ
ツタ層のみをトリミングすれば、その ＧＴＯは良品と
して便用することが可能となるので、歩留まりが向上す
る効果もある。
の短冊状部に分割されているので、仮りに埋め込みゲー
ト層の一部に欠陥があっても、その部分にあるｎ型エミ
ツタ層のみをトリミングすれば、その ＧＴＯは良品と
して便用することが可能となるので、歩留まりが向上す
る効果もある。
第１図は本発明の一実旋例のカソード側平面パターンを
示す平面図、第２図ないし第４図は、そｌ・・・半導体
基体、２・・・ｎ型エミッタｌ−１３・・・埋め込みゲ
ート層、４・・・０型ベ一ス層、５・・・ｐ型ベース層
％ ６・・・ｐ型半導体層％ ７・・・カソード電極、
訃・・ゲート成極、９・・・ｐ型エミッタ層、１０・・
・アノード電極 代理人 弁理士 平 木 道 人第１図 １１２図 第３図
示す平面図、第２図ないし第４図は、そｌ・・・半導体
基体、２・・・ｎ型エミッタｌ−１３・・・埋め込みゲ
ート層、４・・・０型ベ一ス層、５・・・ｐ型ベース層
％ ６・・・ｐ型半導体層％ ７・・・カソード電極、
訃・・ゲート成極、９・・・ｐ型エミッタ層、１０・・
・アノード電極 代理人 弁理士 平 木 道 人第１図 １１２図 第３図
Claims (4)
- （１）一対の主表面を有し、相互間にｐｎ接合が形成さ
れた、少なくともｐｎｐｎ４層を有する半導体からなり
、複数の細長い短冊状に分割された第４層と、これに隣
接する第３層とが一方の主表面に露出し、第１層が他方
の主表面に露出し、前記他方の主表面にはアノード電極
、上記第４層の露出面にはカソード電極、上記第３層の
露出面にはゲート電極がそれぞれ低抵抗接触され、上記
第３層内には、これと同じ導電型の低抵抗層が設けられ
、上記低抵抗層が上記ゲート電極と電気的に接続されて
いるゲートターンオフサイリスタにおいて、 前記低抵抗層が、上記第４層直下では第４層の幅方向に
設けられ、かつ、上記低抵抗層と上記ゲート電極との電
気的接続が、上記一方の主表面での上記第３層の露出面
における、上記低抵抗層と上記ゲート電極の低抵抗接触
によってなされることを特徴とするゲートターンオフサ
イリスタ。 - （２）特許請求の範囲第１項において、上記第４層が放
射状に配列されていることを特徴とするゲートターンオ
フサイリスタ。 - （３）特許請求の範囲第１項または第２項において、上
記第３層の露出面は、上記第４層の露出面に対して段差
がつけられていることを特徴とするゲートターンオフサ
イリスタ。 - （４）特許請求の範囲第１項ないし第３項のいずれかに
おいて、前記低抵抗層が、上記第４層直下では第４層の
幅方向を貫通するように設けられたことを特徴とするゲ
ートターンオフサイリスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60139790A JPH0691245B2 (ja) | 1985-06-26 | 1985-06-26 | ゲ−トタ−ンオフサイリスタ |
| DE19863620618 DE3620618A1 (de) | 1985-06-26 | 1986-06-20 | Gto-thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60139790A JPH0691245B2 (ja) | 1985-06-26 | 1985-06-26 | ゲ−トタ−ンオフサイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS621271A true JPS621271A (ja) | 1987-01-07 |
| JPH0691245B2 JPH0691245B2 (ja) | 1994-11-14 |
Family
ID=15253485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60139790A Expired - Lifetime JPH0691245B2 (ja) | 1985-06-26 | 1985-06-26 | ゲ−トタ−ンオフサイリスタ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0691245B2 (ja) |
| DE (1) | DE3620618A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3905418A1 (de) * | 1989-02-22 | 1990-08-23 | Telefunken Electronic Gmbh | Halbleiterbauelement |
| CN108899358A (zh) * | 2018-07-11 | 2018-11-27 | 北京优捷敏半导体技术有限公司 | 一种门极可关断晶闸管及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55102267A (en) * | 1979-01-29 | 1980-08-05 | Meidensha Electric Mfg Co Ltd | Semiconductor control element |
| JPS57138175A (en) * | 1981-02-20 | 1982-08-26 | Hitachi Ltd | Controlled rectifier for semiconductor |
| JPS5837963A (ja) * | 1981-08-31 | 1983-03-05 | Meidensha Electric Mfg Co Ltd | 埋込ゲ−ト型ゲ−トタ−ンオフサイリスタ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2377095A1 (fr) * | 1977-01-10 | 1978-08-04 | Alsthom Atlantique | Thyristor a amplificateur de declenchement et a ouverture commandee par la gachette |
| JPS607394B2 (ja) * | 1978-08-18 | 1985-02-23 | 株式会社明電舎 | 半導体制御素子 |
| JPS60119776A (ja) * | 1983-11-30 | 1985-06-27 | Mitsubishi Electric Corp | ゲ−トタ−ンオフサイリスタ |
-
1985
- 1985-06-26 JP JP60139790A patent/JPH0691245B2/ja not_active Expired - Lifetime
-
1986
- 1986-06-20 DE DE19863620618 patent/DE3620618A1/de not_active Ceased
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55102267A (en) * | 1979-01-29 | 1980-08-05 | Meidensha Electric Mfg Co Ltd | Semiconductor control element |
| JPS57138175A (en) * | 1981-02-20 | 1982-08-26 | Hitachi Ltd | Controlled rectifier for semiconductor |
| JPS5837963A (ja) * | 1981-08-31 | 1983-03-05 | Meidensha Electric Mfg Co Ltd | 埋込ゲ−ト型ゲ−トタ−ンオフサイリスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3620618A1 (de) | 1987-01-08 |
| JPH0691245B2 (ja) | 1994-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4060821A (en) | Field controlled thyristor with buried grid | |
| JPH04146674A (ja) | 半導体装置及びその製造方法 | |
| JPH0347593B2 (ja) | ||
| EP0615292A1 (en) | Insulated gate bipolar transistor | |
| JP3165480B2 (ja) | ターンオフサイリスタ | |
| JPH03155677A (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JPH07297392A (ja) | 温度検出部を備えた半導体素子 | |
| JPS621271A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH06104459A (ja) | 半導体装置 | |
| JPS60263461A (ja) | 高耐圧縦形トランジスタ装置およびその製造方法 | |
| US4825270A (en) | Gate turn-off thyristor | |
| JPS6153877B2 (ja) | ||
| JP2021128993A (ja) | 半導体装置およびスイッチングシステム | |
| JPH09148574A (ja) | 高耐圧横型絶縁ゲートバイポーラトランジスタ | |
| JPS6257250A (ja) | 半導体装置 | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 | |
| JPH0982955A (ja) | 半導体装置の製法 | |
| JPH0416443Y2 (ja) | ||
| JPH04320377A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS6327865B2 (ja) | ||
| JP3183037B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPH0136711B2 (ja) | ||
| JPH10290006A (ja) | 半導体装置 | |
| JPH08241980A (ja) | 絶縁ゲート型サイリスタ | |
| JPH02220445A (ja) | 半導体装置 |