DE3620618A1 - Gto-thyristor - Google Patents
Gto-thyristorInfo
- Publication number
- DE3620618A1 DE3620618A1 DE19863620618 DE3620618A DE3620618A1 DE 3620618 A1 DE3620618 A1 DE 3620618A1 DE 19863620618 DE19863620618 DE 19863620618 DE 3620618 A DE3620618 A DE 3620618A DE 3620618 A1 DE3620618 A1 DE 3620618A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- cathode
- exposed
- gto thyristor
- ohmic contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 abstract description 15
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/102—Cathode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
Die vorliegende Erfindung betrifft einen GTO (gate
turn-off)-Tyristor oder Abschalttyristor (im folgenden
kurz als "GTO" bezeichnet) und insbesondere einen GTO
mit vergrabenem Gate. Insbesondere betrifft die Erfindung
einen GTO mit vergrabenem Gate, dessen Übergangsstrukturen
für hohe Frequenzen und die Anforderungen hoher Ströme geeignet
sind.
GTO's sind Thyristoren, die durch Gate-Signale abgeschaltet
werden können. Derartige schaltende Halbleiterbauelemente
sind, verglichen mit Transistoren, für die Steuerung
größerer Leistungen geeignet.
Wie bekannt, kann der Maximalwert des Stromes eines
GTO, der abgeschaltet werden kann (im folgenden als "I OFF "
abgekürzt), zur Durchbruchspannung zwischen dem Gate und
der Kathode beim rückwärts sperrenden Betrieb (im folgenden
als "V GK " abgekürzt) und zum Lateralwiderstand der
Kathoden-Basis-Schicht (im folgenden als "R KB " abgekürzt)
folgendermaßen in Beziehung gesetzt werden:
I OFF V GK /R KB↑
Wie dem obigen Ausdruck zu entnehmen ist, gibt es
folgende Bedingungen für die Verbesserung der Abschaltleistung:
(1) Verringerung von R KB und
(2) Erhöhung von V GK .
(1) Verringerung von R KB und
(2) Erhöhung von V GK .
Eine Verbindungsstruktur, die gleichzeitig diese Bedingungen
erfüllt, ist eine sogenannte "Struktur mit vergrabenem
Gate", wie sie in der am 21. März 1980 veröffentlichten
japanischen Patentanmeldung Nr. 55-10984 und in
der am 29. Januar 1976 offengelegten japanischen Patentanmeldung
Nr. 51-11578 beschrieben ist.
In dem in Fig. 1 der oben genannten japanischen Patentanmeldung
Nr. 55-10984 gezeigten GTO weist das Halbleitersubstrat
vier Schichten P E , N B , P B und N E auf.
Anoden- und Kathoden-Elektroden sind in Ohm'schem Kontakt
mit den P E - bzw. N E -Schichten. In der Kathoden-Basisschicht
P B ist eine Halbleiterschicht mit niedrigem spezifischen
Widerstand, die denselben Leitfähigkeitstyp wie
die Kathoden-Basisschicht P B und eine hohe Dotierstoffkonzentration
hat, so ausgebildet, daß sie teilweise in
der Schicht P B vergraben ist. Diese vergrabene Schicht
wird in Ohm'schem Kontakt mit der Gate-Elektrode gebracht.
Beim Abschaltbetrieb wird der Abschalt-Gate-Strom
durch die oben beschriebene vergrabene Schicht und die Gate-
Elektrode abgezogen. Das heißt, Ladungsträger in der
Kathoden-Basisschicht P B werden abgezogen, um den GTO vom
EIN-Zustand in den AUS-Zustand zu versetzen.
In einem derarigen Aufbau kann der Wert von R KB
wesentlich verringert werden. Daneben kann der Wert von
V GK aufgrund der Konzentration der Kathoden-Basisschicht,
die die Schicht mit hoher Dotierstoffkonzentration (d.h.
die vergrabene Schicht) umgibt, in dieser Struktur angehoben
werden.
Auch in einem GTO mit einem derartigen Aufbau erreicht jedoch
der Widerstand der Schicht mit hoher Dotierstoffkonzentration
eine nicht vernachlässigbare Größe und wird
über den Gesamtbereich der Gate-Elektrode ungleichmäßig,
wenn der GTO große Abmessungen hat. Als Folge davon kann
der Gatestrom nicht gleichmäßig und hinreichend über das
gesamte GTO-Bauelement abgezogen werden. Daraus ergibt
sich der Nachteil, daß es schwierig wird, eine hohe Arbeitsfrequenz
und einen großen Abschaltstrom zu erreichen.
Die Aufgabe der Erfindung ist darin zu sehen, einen
GTO-Thyristor mit vergrabenem Gate anzugeben, mit dem die
dem Stand der Technik anhaftenden Nachteile zumindest
teilweise überwunden werden. Insbesondere soll der erfindungsgemäße
GTO geeignet sein, bei hoher Frequenz zu
arbeiten und einen großen Strom abzuschalten.
Nach vorliegender Erfindung ist daher in einem GTO
mit mindestens vier Schichten, einer Anoden-Emitterschicht,
einer Anoden-Basisschicht, einer Kathoden-Basisschicht und
einer Kathoden-Emitterschicht, die Kathoden-Emitterschicht
in eine Vielzahl von Streifen unterteilt und zu einer der
Hauptoberflächen freigelegt, wodurch die anstoßende Kathoden
Basisschicht ebenfalls zu dieser Hauptoberfläche freigelegt
ist. Eine Gate-Elektrode wird in Ohm'schem Kontakt
mit der freiliegenden Oberfläche der Kathoden-Basisschicht
gebracht. In die Kathoden-Basisschicht ist teilweise eine
Schicht mit hoher Dotierstoffkonzentration vergraben. Diese
Schicht hat Streifen, die gerade unter der Kathoden-
Emitterschicht in einer Richtung senkrecht zu Längsrichtung
der Kathoden-Emitterschicht unterteilt und getrennt voneinander
sowie annähernd parallel zueinander angeordnet
sind. Die Schicht mit hoher Dotierstoffkonzentration befindet
sich in Ohm'schem Kontakt mit der Gate-Elektrode
an der freiliegenden Oberfläche der an die Kathoden-Emitterschicht
anschließenden Kathoden-Basisschicht, wodurch ein
gleichmäßiger und sehr kleiner Gate-Widerstand über den
Gesamtbereich der Gate-Elektrode erzielt wird.
Bevorzugte Ausführungsbeispiele der Erfindung werden
im folgenden unter Bezugnahme auf die anliegenden Zeichnungen
beschrieben. In den Zeichnungen zeigen
Fig. 1 eine Draufsicht zur Verdeutlichung eines Teils
des Planarmusters, das auf der Kathodenseite eines
Ausführungsbeispiels eines erfindungsgemäßen GTO
liegt;
Fig. 2, 3 und 4 Schnittansichten entlang den Linien
II-II, III-III bzw. IV-IV in Fig. 1;
Fig. 5 eine Schnittansicht zur Verdeutlichung eines Herstellungsverfahrens
für ein Ausführungsbeispiel
nach den Fig. 1 bis 4;
Fig. 6 eine Schnittansicht zur Darstellung eines weiteren
Ausführungsbeispiels eines erfindungsgemäßen GTO;
Fig. 7 eine Schnittansicht zur Darstellung eines weiteren
Ausführungsbeispiels; und
Fig. 8A und 8B Ansichten zur Erläuterung eines
weiteren Ausführungsbeisiels.
Im folgenden werden Ausführungsbeispiele der Erfindung
unter Bezugnahme auf die Zeichnungen beschrieben. Zur Kennzeichnung
von Elementen mit übereinstimmender Funktion
werden in den Zeichnungen übereinstimmende Bezugsziffern
verwendet.
Fig. 1 verdeutlicht in einer Draufsicht einen Teil
des Planarmusters, gesehen von der Kathodenseite eines
Ausführungsbeispiels eines erfindungsgemäßen GTO. Die
Fig. 2 bis 4 sind Schnittansichten entlang den Linien
II-II, III-III, bzw. IV-IV in Fig. 1. In Fig. 1 ist auf
die Darstellung von Elektroden oder ähnlichen Bauelementen
verzichtet.
Wie aus diesen Zeichnungen ersichtlich, ist eine Vielzahl
von länglichen Streifen einer n-dotierten Kathoden-
Emitterschicht 2 radial um den Mittelpunkt eines kreisförmigen
Halbleitersubstrats 1 herum angeordnet, so daß mehrfache
Ringe gebildet werden.
Das Halbleitersubstrat 1 ist aus der n-dotierten
Kathoden-Emitterschicht 2, der zweigeteilten, p-dotierten
Kathoden-Basisschicht 5, 6, der n-dotierten Anoden-Basisschicht
4 und der p-dotierten Anoden-Emitterschicht 9 aufgebaut.
Eine Anoden-Elektrode 10 befindet sich in Ohm'schem
Kontakt mit der Anoden-Emitterschicht 9.
Wie oben beschrieben, ist die Kathoden-Emitterschicht
in eine Vielzahl von länglichen Streifen unterteilt und
liegt zu einer ersten Hauptoberfläche frei. Eine Kathoden-
Elektrode 7 befindet sich in Ohm'schem Kontakt mit der
freiliegenden Oberfläche. Die an die Kathoden-Emitterschicht
2 anschließenden Kathoden-Basisschicht 5 und 6 sind
ebenfalls zu der ersten der Hauptoberflächen freigelegt.
Eine Schicht 3 mit hoher Dotierstoffkonzentration (niedrigem
spezifischen Widerstand), die denselben Leitfähigkeitstyp
wie die Kathoden-Basisschicht 5 hat, ist so ausgebildet,
daß sie teilweise in die Kathoden-Basisschicht
5 vergraben ist.
Gerade unter jedem Streifen der Kathoden-Emitterschicht
2 ist die Schicht 3 mit niedrigem spezifischen Widerstand
in der Richtung annähernd senkrecht zur Längsrichtung
(Pfeil A in Fig. 1) der jeweiligen Streifen der Emitterschicht
2 in eine Vielzahl von Abschnitten unterteilt.
Die unterteilten Abschnitte 3 a sind in vorgegebenen Abständen
so angeordnet, daß sie annähernd parallel zueinander
sind. Um jeden Streifen der Kathoden-Emitterschicht 2
herum ist die Schicht 3 mit niedrigem spezifischen Widerstand
so angeordnet, daß sie die Streifen umgibt und mit
einer Vielzahl von Teilabschnitten 3 a verbunden ist. In
einem Teil der ersten Hauptoberfläche, wo die Kathoden-
Basisschichten 5 und 6 freiliegen, befindet sich die
Schicht 3 mit niedrigem spezifischen Widerstand in Ohm'schem
Kontakt mit der Gate-Elektrode.
Das Herstellungsverfahren für das obige Ausführungsbeispiel
wird nun unter Bezugnahme auf Fig. 5 beschrieben.
Fig. 5 zeigt die Fig. 2 entsprechende Schnittansicht.
Zuerst werden, beispielsweise durch die Gallium-
Diffusionstechnologie, die p-Emitterschicht 9 und die p-
Basisschicht 5 so gebildet, daß sie auf den jeweiligen
Seiten an die n-Basisschicht 4 angrenzen. Anschließend
wird, beispielsweise durch selektive Diffusion von Bor
oder Ionenimplantation, in der n-Basisschicht 5 die p-
dotierte vergrabene Gateschicht 3 mit niedrigem spezifischen
Widerstand ausgebildet, die eine höhere Dotierstoffkonzentration
als die Schicht 5 hat (vgl. (a) in Fig. 5).
Anschließend wird, beispielsweise durch epitaxiales
Aufwachsen, die p-Halbleiterschicht 6 mit einer Dotierstoffkonzentration
ausgebildet, die nahe der oder geringer
als die der p-Basisschicht 5 ist (vgl. (b) in Fig. 5).
In dieser p-Halbleiterschicht 6 wird, beispielsweise
durch Phosphordiffusion, eine Vielzahl von Streifen der
n-Emitterschicht 2 gebildet.
Wie oben beschrieben, werden die notwendigen Übergänge
ausgebildet. Durch ein bekanntes Verfahren, wie z. B.
chemisches Ätzen, wird dann die p-Halbleiterschicht 6
um jeden Streifen der n-Emitterschicht 2 herum abgenommen,
bis die vergrabene Gateschicht 3 freiliegt, wie unter
(d) in Fig. 5 gezeigt.
Die Kathoden-Elektrode 7, die Gate-Elektrode 8 und
die Anoden-Elektrode 10 werden in Ohm'schen Kontakt mit
der n-Emitterschicht 2, der freigelegten Oberfläche der
vergrabenen Gateschicht 3, die die n-Emitterschicht 2
umgibt, bzw. der freiliegenden Oberfläche der p-Emitterschicht
9 gebracht, die auf der entgegengesetzten Seite
liegt (vgl. (e) in Fig. 5).
Auf die Oberfläche, wo der pn-Übergang freiliegt,
wird ein Oberflächen-Passivierfilm aufgebracht, wie z. B.
ein Siliziumoxidfilm, ein Glasfilm oder Silikongummi
(dieser Verfahrensschritt ist in Fig. 5 nicht dargestellt).
Im oben beschriebenen Ausführungsbeispiel sind die
Teilabschnitte 3 a der vergrabenen Gateschicht 3 zusammenhängend
ausgebildet, so daß sie unter der n-Kathoden-
Emitterschicht 2 über deren Breite in einer Richtung verlaufen,
die annähernd senkrecht zur Längsrichtung A der
Emitterschicht 2 ist. Wie in Fig. 6 gezeigt, kann der
unterteilte Abschnitt 3 a jedoch einen schmalen Spalt in
Höhe der Hälfte der Schicht 2 haben. Auch in diesem Fall
läßt sich jedoch eine ähnliche Wirkung wie mit dem oben
beschriebenen Ausführungsbeispiel erzielen. Fig. 6 entspricht
einer Schnittansicht längs der Linie III-III in
Fig. 1.
Im Ausführungsbeispiel nach den Fig. 2 bis 5
liegt der pn-Übergang J 3 zwischen der Kathoden-Emitterschicht
2 und der Kathoden-Basisschicht 6 zur Hauptoberfläche
frei. Entsprechend Fig. 7 ist es jedoch möglich,
auf der Kathodenseite Mesa-Rinnen zu bilden, wodurch nur
die Kathoden-Emitterschicht 2 verbleibt, so daß der von
der Kathoden-Emitterschicht 2 und der Kathoden-Basisschicht
6 gebildete pn-Übergang J 3 zu der Mesa-Rinne freigelegt
werden kann. Fig. 7 entspricht einer Schnittansicht
längs der Linie II-II in Fig. 1.
In der bisherigen Beschreibung wurde der Aufbau auf
der Anodenseite nicht erläutert. Die Erfindung ist sowohl
für einen GTO des Anoden-Emitter-Kurzschlußtyps
(anode-shorted-emitter GTO) als auch für einen golddotierten
GTO anwendbar.
Die Fig. 8A und 8B zeigen ein Ausführungsbeispiel,
das man durch Anwendung der Anoden-Emitter-Kurzschlußschaltung
im Ausführungsbeispiel nach den Fig. 2 bis
5 erhält. Fig. 8A entspricht einer Schnittansicht längs
der Linie III-III in Fig. 1. Fig. 8B ist eine Draufsicht
zur Darstellung eines Teils des Planarmusters, gesehen von
der Kathodenseite. Die Basisschichten 4, 5 und 6 sowie
Elektroden sind nicht dargestellt. In diesem Fall liegt
die Anoden-Emitterschicht 9 in Bereichen vor, die man durch
vertikale Projektion der freiliegenden Enden des pn-Übergangs
J 3 zur Anodenseite enthält, der durch die Kathoden-
Emitterschicht 2 und die Kathoden-Basisschicht 6 gebildet
ist. Über der Emitterschicht 9 befindet sich die Anoden-
Basisschicht 4. Angrenzend an die Emitterschicht 9 ist
eine Schicht 12 mit hoher Dotierstoffkonzentration und
demselben Leitfähigkeitstyp wie die Anoden-Basisschicht 4
angeordnet. Die Schicht 12 mit hoher Dotierstoffkonzentration
befindet sich in Ohm'schem Kontakt mit der Anoden-Elektrode.
Wie aus der vorgehenden Beschreibung deutlich wird,
zeigen die entsprechenden Ausführungsbeispiele der Erfindung
die unten beschriebenen Effekte.
Erfindungsgemäß ist die vergrabene Gateschicht 3 in
Abschnitte in einer Richtung annähernd senkrecht zur Längsrichtung
der Emitterschicht 2 unterteilt, und die Teilabschnitte
3 a sind mit vorgegebenen Abständen parallel zu
der oben genannten senkrechten Unterteilungsrichtung angeordnet.
Um jeden Streifen der Emitterschicht 2 herum ist
die vergrabene Gateschicht 3 so angeordnet, daß sie die
einzelnen Streifen der Emitterschicht 2 umgibt und mit
den jeweiligen Teilabschnitten 3 a verbunden ist.
Die vergrabene Gateschicht 3 ist in der Breitenrichtung
der einzelnen Streifen der Kathoden-Emitterschicht
2 angeordnet und befindet sich in Ohm'schem Kontakt mit
der Gate-Elektrode, die angrenzend an die n-Emitterschicht
2 so angeordnet ist, daß sie diese umgibt, was
sich in einem sehr kleinen und gleichmäßigen Gate-Widerstand
über den Gesamtbereich der Gate-Elektrode niederschlägt.
Als Folge davon werden ein Hochfrequenzbetrieb
und die Abschaltung eines großen Stroms möglich.
Die Betriebsfrequenz und der maximale Abschaltstrom
eines herkömmlichen GTO mit vergrabenem Gate, in dem ein
Substrat mit etwa 40 mm Durchmesser Anwendung findet,
betragen beispielsweise 1 kHz oder weniger bzw. etwa
1000 Ampère. Diese Werte können in Falle eines erfindungsgemäß
hergestellten GTO auf etwa 2 kHz bzw. 2000 Ampère
verbessert werden.
Da sich die vergrabene Gateschicht 3 in der Kathoden-
Basisschicht 5 befindet, die auf der Anodenseite, der
Kathoden-Emitterschicht 2 abgewandt angeordnet ist, kann
die Kippspannung am Übergang zwischen der Kathoden-Emitterschicht
und der Kathoden-Basisschicht angehoben werden.
Selbst wenn die Dotierstoffkonzentration der vergrabenen
Gateschicht 3 etwas geringer als die nach dem
Stand der Technik ist, kann ein hinreichend kleiner Gate-
Widerstand des erfindungsgemäßen GTO erzielt werden, da
der Abstand zwischen der vergrabenen Gateschicht 3 und
der Gate-Elektrode 8 verkürzt ist.
Da die Dotierstoffkonzentration der vergrabenen Gateschicht
damit niedrig gemacht werden kann, ist es auch
möglich, den Anstieg in der Einschaltzeit und in der
EIN-Spannung zu mindern, der durch die Ausdehnung der
vergrabenen Gateschicht 3 hervorgerufen wird, die wiederum
durch das sogenannte "Autodoping" hervorgerufen wird,
wenn die p-Halbleiterschicht 6 durch epitaxiales Aufwachsen
auf der vergrabenen Gateschicht mit einer hohen
Dotierstoffkonzentration gebildet wird.
Da es damit möglich ist, den Einfluß des Autodoping
zu mindern und die Ausdehnung der vergrabenen Gateschicht
3 zu verringern, kann eine große Anzahl von feinen Teilabschnitten
3 a der vergrabenen Gateschicht 3 mit einer
Breite von etwa einigen 10 µm in schmalen Abständen von
einigen 10 µm bis 100 µm direkt unter der n-Emitterschicht
2 angeordnet werden. Somit läßt sich ein Hochfrequenzbetrieb
erzielen.
In dem erfindungsgemäßen GTO ist die n-Emitterschicht
2 in eine Vielzahl von Streifen unterteilt. Selbst wenn
ein Teil der vergrabenen Gateschicht 3 fehlerhaft ist,
kann daher der GTO als ein gutes Bauelement verwendet
werden, indem nur der Streifen der n-Emitterschicht 2,
der dem fehlerhaften Teil entspricht, abgeglichen wird.
Damit wird auch die Ausbeute erhöht.
Claims (8)
1. GTO-Tyristor mit einem Paar von Hauptoberflächen
und einem Halbleitersubstrat (1) mit zumindest vier
Schichten p, n, p, und n (9; 4; 5, 6; 2), gekennzeichnet
durch
eine erste Schicht (9) , die zu der ersten der Hauptoberflächen freiliegt;
eine zweite Schicht (4), die angrenzend an die erste Schicht (9) und auf der Seite gegenüber der ersten Hauptoberfläche angeordnet ist;
eine dritte Schicht (5, 6), die angrenzend an die zweite Schicht (4) angeordnet ist;
eine vierte Schicht (2) mit einer Vielzahl von Streifen, die getrennt voneinander so angeordnet sind, daß sie zu der zweiten der Hauptoberflächen freiliegen, wodurch die daran anstoßende dritte Schicht (6) zu der zweiten Hauptoberfläche freiliegt;
eine Anoden-Elektrode (10), die auf der ersten Hauptoberfläche der ersten Schicht (9) angeordnet ist;
eine Gate-Elektrode (8) in Ohm'schem Kontakt mit der freiliegenden Oberfläche der dritten Schicht (6);
eine Kathoden-Elektrode (7) in Ohm'schem Kontakt mit der freiliegenden Oberfläche eines jeden Streifens der vierten Schicht (2); und
eine Schicht (3) mit niedrigem spezifischen Widerstand, die denselben Leitfähigkeitstyp wie die dritte Schicht (5, 6) hat, teilweise in der dritten Schicht (5, 6) vergraben und mit der Gate-Elektrode (8) elektrisch verbunden ist, und die eine Vielzahl von schlanken Abschnitten (3 a) aufweist, die gerade unter jedem Streifen der vierten Schicht (2) in einer Richtung annähernd senkrecht zur Längsrichtung (A) des jeweiligen Streifens unterteilt und getrennt voneinander sowie annähernd parallel zu dieser senkrechten Unterteilungsrichtung angeordnet sind, wobei die Schicht (3) mit niedrigem spezifischen Widerstand einen Teil hat, der um jeden Streifen der vierten Schicht (2) herum angeordnet und mit jedem der schlanken Abschnitte (3 a) verbunden ist, und wobei sich die Schicht (3) in Ohm'schem Kontakt mit der Gate-Elektrode (8) an der zweiten Hauptoberfläche befindet, wo die dritte Schicht (5, 6) freiliegt.
eine erste Schicht (9) , die zu der ersten der Hauptoberflächen freiliegt;
eine zweite Schicht (4), die angrenzend an die erste Schicht (9) und auf der Seite gegenüber der ersten Hauptoberfläche angeordnet ist;
eine dritte Schicht (5, 6), die angrenzend an die zweite Schicht (4) angeordnet ist;
eine vierte Schicht (2) mit einer Vielzahl von Streifen, die getrennt voneinander so angeordnet sind, daß sie zu der zweiten der Hauptoberflächen freiliegen, wodurch die daran anstoßende dritte Schicht (6) zu der zweiten Hauptoberfläche freiliegt;
eine Anoden-Elektrode (10), die auf der ersten Hauptoberfläche der ersten Schicht (9) angeordnet ist;
eine Gate-Elektrode (8) in Ohm'schem Kontakt mit der freiliegenden Oberfläche der dritten Schicht (6);
eine Kathoden-Elektrode (7) in Ohm'schem Kontakt mit der freiliegenden Oberfläche eines jeden Streifens der vierten Schicht (2); und
eine Schicht (3) mit niedrigem spezifischen Widerstand, die denselben Leitfähigkeitstyp wie die dritte Schicht (5, 6) hat, teilweise in der dritten Schicht (5, 6) vergraben und mit der Gate-Elektrode (8) elektrisch verbunden ist, und die eine Vielzahl von schlanken Abschnitten (3 a) aufweist, die gerade unter jedem Streifen der vierten Schicht (2) in einer Richtung annähernd senkrecht zur Längsrichtung (A) des jeweiligen Streifens unterteilt und getrennt voneinander sowie annähernd parallel zu dieser senkrechten Unterteilungsrichtung angeordnet sind, wobei die Schicht (3) mit niedrigem spezifischen Widerstand einen Teil hat, der um jeden Streifen der vierten Schicht (2) herum angeordnet und mit jedem der schlanken Abschnitte (3 a) verbunden ist, und wobei sich die Schicht (3) in Ohm'schem Kontakt mit der Gate-Elektrode (8) an der zweiten Hauptoberfläche befindet, wo die dritte Schicht (5, 6) freiliegt.
2. GTO-Thyristor nach Anspruch 1, dadurch gekennzeichnet,
daß die Streifen der vierten Schicht (2)
radial um den Mittelteil des Halbleitersubstrats (1) herum
angeordnet sind.
3. GTO-Tyristor nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß sich die Schicht (3) mit
niedrigem spezifischen Widerstand in einem ersten Teil
der dritten Schicht (5) befindet, der auf der Anodenseite
eines Übergangs (J 3) zwischen einem zweiten Teil der
dritten Schicht (6) und der vierten Schicht (2) liegt.
4. GTO-Tyristor nach einem der Ansprüche 1 oder 3,
dadurch gekennzeichnet, daß jeder der
Teilabschnitte (3 a) der Schicht (3) mit niedrigem spezifischen
Widerstand zusammenhängend gerade unter der vierten
Schicht (2) in der senkrechten Unterteilungsrichtung gebildet
ist, so daß er über die vierte Schicht (2) verläuft.
5. GTO-Tyristor nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß jeder der Teilabschnitte
(3 a) der Schicht (3) mit niedrigem spezifischen
Widerstand einen Spalt gerade der vierten Schicht (2)
hat.
6. GTO-Tyristor nach einem der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß in dem zweiten
Teil der dritten Schicht (6) Mesa-Rinnen gebildet sind,
so daß nur Streifen der vierten Schicht (2) verbleiben,
und daß der durch die vierte Schicht (2) und den zweiten
Teil der dritten Schicht (6) gebildete Übergang (J 3)
zu den Mesa-Rinnen freiliegt.
7. GTO-Tyristor nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet, daß sich die
zweite Schicht (4) in Ohm'scher Kontakt mit der Anoden-
Elektrode (10) befindet.
8. GTO-Tyristor nach Anspruch 7, dadurch gekennzeichnet,
daß die erste Schicht (9) in Bereichen
vorliegt, die man durch vertikale Projektion der freiliegenden
Enden des von dem zweiten Teil der dritten Schicht
(6) und der vierten Schicht (2) gebildeten pn-Übergangs
erhält.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60139790A JPH0691245B2 (ja) | 1985-06-26 | 1985-06-26 | ゲ−トタ−ンオフサイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3620618A1 true DE3620618A1 (de) | 1987-01-08 |
Family
ID=15253485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19863620618 Ceased DE3620618A1 (de) | 1985-06-26 | 1986-06-20 | Gto-thyristor |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0691245B2 (de) |
| DE (1) | DE3620618A1 (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3905418A1 (de) * | 1989-02-22 | 1990-08-23 | Telefunken Electronic Gmbh | Halbleiterbauelement |
| EP3823035A4 (de) * | 2018-07-11 | 2022-05-04 | Hangzhou Ug Min Semiconductor Technology Co., Ltd. | Gate-abschaltbarer thyristor und verfahren zu seiner herstellung |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2800172A1 (de) * | 1977-01-10 | 1978-07-13 | Alsthom Atlantique | Thyristor mit zuendverstaerker und loeschsteuerung |
| EP0108273A2 (de) * | 1978-08-18 | 1984-05-16 | Kabushiki Kaisha Meidensha | Mit Gate gesteuerte Halbleiteranordnung |
| DE3439803A1 (de) * | 1983-11-30 | 1985-06-05 | Mitsubishi Denki K.K., Tokio/Tokyo | Abschaltthyristor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55102267A (en) * | 1979-01-29 | 1980-08-05 | Meidensha Electric Mfg Co Ltd | Semiconductor control element |
| JPS57138175A (en) * | 1981-02-20 | 1982-08-26 | Hitachi Ltd | Controlled rectifier for semiconductor |
| JPS5837963A (ja) * | 1981-08-31 | 1983-03-05 | Meidensha Electric Mfg Co Ltd | 埋込ゲ−ト型ゲ−トタ−ンオフサイリスタ |
-
1985
- 1985-06-26 JP JP60139790A patent/JPH0691245B2/ja not_active Expired - Lifetime
-
1986
- 1986-06-20 DE DE19863620618 patent/DE3620618A1/de not_active Ceased
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2800172A1 (de) * | 1977-01-10 | 1978-07-13 | Alsthom Atlantique | Thyristor mit zuendverstaerker und loeschsteuerung |
| EP0108273A2 (de) * | 1978-08-18 | 1984-05-16 | Kabushiki Kaisha Meidensha | Mit Gate gesteuerte Halbleiteranordnung |
| DE3439803A1 (de) * | 1983-11-30 | 1985-06-05 | Mitsubishi Denki K.K., Tokio/Tokyo | Abschaltthyristor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3905418A1 (de) * | 1989-02-22 | 1990-08-23 | Telefunken Electronic Gmbh | Halbleiterbauelement |
| EP3823035A4 (de) * | 2018-07-11 | 2022-05-04 | Hangzhou Ug Min Semiconductor Technology Co., Ltd. | Gate-abschaltbarer thyristor und verfahren zu seiner herstellung |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0691245B2 (ja) | 1994-11-14 |
| JPS621271A (ja) | 1987-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69628633T2 (de) | Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung | |
| AT404525B (de) | Leistungstransistorvorrichtung und verfahren zu deren herstellung | |
| DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
| DE102007023885B4 (de) | Siliziumcarbid-Halbleitervorrichtung vom Graben-MOS-Typ und Verfahren zur Herstellung derselben | |
| DE2824133C2 (de) | Feldgesteuerter Thyristor | |
| EP0360036B1 (de) | Planarer pn-Übergang hoher Spannungsfestigkeit | |
| DE69305284T2 (de) | Halbleiterbauelement mit vertikalem Feldeffektbauelement mit isoliertem Gate und Verfahren zur Herstellung eines solchen Bauelementes | |
| DE19701189B4 (de) | Halbleiterbauteil | |
| DE3823270C2 (de) | Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung | |
| DE68926261T2 (de) | Symmetrische sperrende Hochdurchbruchspannungshalbleiteranordnung und Verfahren zur Herstellung | |
| DE69305909T2 (de) | Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet | |
| DE2610828C2 (de) | Thyristor mit passivierter Oberfläche | |
| DE19954352A1 (de) | Halbleiterbauelement sowie Verfahren zur Herstellung desselben | |
| DE19813509A1 (de) | Thyristor mit isoliertem Gate | |
| DE4405682A1 (de) | Struktur einer Halbleiteranordnung | |
| DE102019111308A1 (de) | Siliziumcarbid halbleiterbauelement | |
| DE3737790C2 (de) | ||
| DE4112905A1 (de) | Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung | |
| DE112018007354T5 (de) | Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe | |
| DE19641838A1 (de) | Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen | |
| DE3785483T2 (de) | Halbleiteranordnung mit einem Bipolartransistor und Feldeffekttransistoren. | |
| DE102020116653A1 (de) | Siliziumcarbid-halbleiterbauelement | |
| DE19744678A1 (de) | Thyristor mit isoliertem Gate | |
| DE2736342A1 (de) | Halbleiterbauelement | |
| DE3711033A1 (de) | Mosfet-halbleitervorrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8128 | New person/name/address of the agent |
Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE |
|
| 8131 | Rejection |