CN105932054A - 一种平面型多晶硅发射极晶体管及其制造方法 - Google Patents
一种平面型多晶硅发射极晶体管及其制造方法 Download PDFInfo
- Publication number
- CN105932054A CN105932054A CN201610443158.5A CN201610443158A CN105932054A CN 105932054 A CN105932054 A CN 105932054A CN 201610443158 A CN201610443158 A CN 201610443158A CN 105932054 A CN105932054 A CN 105932054A
- Authority
- CN
- China
- Prior art keywords
- type
- base
- layer
- dense
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 72
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 40
- 239000010703 silicon Substances 0.000 claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000010953 base metal Substances 0.000 claims description 10
- 230000007797 corrosion Effects 0.000 claims description 9
- 238000005260 corrosion Methods 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 9
- -1 boron ion Chemical class 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000013461 design Methods 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 97
- 229910052782 aluminium Inorganic materials 0.000 description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 22
- 239000004411 aluminium Substances 0.000 description 17
- 238000003475 lamination Methods 0.000 description 17
- 238000009826 distribution Methods 0.000 description 9
- 238000003466 welding Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 238000001000 micrograph Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- UIFOTCALDQIDTI-UHFFFAOYSA-N arsanylidynenickel Chemical compound [As]#[Ni] UIFOTCALDQIDTI-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000000386 microscopy Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
本发明提供一种平面型多晶硅发射极晶体管，在下层为N型低电阻率层、上层为N型高电阻率层的硅衬底片的上表面有多个N型的高掺杂浓度的发射区，该发射区的上面连接着N型的掺杂多晶硅层，其特点是：所述P型浓基区为平面型，所述P型浓基区通过P型浓基区汇流条与基极金属层相连接，所述晶体管的管芯面积大于0.25mm2。本发明还提供了该平面型多晶硅发射极晶体管的制造方法。本发明提供的平面型多晶硅发射极晶体管比现有的槽型多晶硅发射极晶体管工艺更加简单，产品性能一致性好，抗冲击能力更强。
Description
技术领域
本发明涉及一种多晶硅发射极晶体管，属于硅半导体器件技术领域。
背景技术
1979年Hisao Kondo提出了联栅晶体管GAT(Gate Associated Transistor)，随后进行了详细的分析(见IEEE Trans.Electron Device，vol.ED-27,PP.373-379.1980)。1994年，陈福元、金文新、吴忠龙对联栅晶体管GAT作了进一步的分析(见《电力电子技术》1994年第4期1994.11.pp52-55)，指出了联栅晶体管器件呈现出高耐压、快速开关和低饱和压降等优良特性。
上述联栅晶体管采用平面结构，其栅区与上面的栅极金属层相连接，发射区与上面的发射极金属层相连接。由于不仅栅极金属层和发射极金属层都需要一定的宽度，而且发射极金属层和栅极金属层之间需要一定的距离，所以，上述联栅晶体管的单元重复间距都很大，一般在80-100微米之间。发射区的横向尺寸也很大，达到30-40微米。发射区的横向尺寸越大电流集边效应越严重。所以，在上述联栅晶体管芯内电流分布是很不均匀的。
2000年，中国发明专利ZL00100761.0提出了一种槽形栅多晶硅结构的联栅晶体管，其结构的原理如图1所示：在下层为N型低电阻率层42、上层为N型高电阻率层41的硅衬底片4的上表面，有多条高掺杂浓度的N型发射区3，发射区3通过掺杂多晶硅层9与发射极金属层1连接，每条发射区3的周围有P型基区2，P型基区2的侧面连着P型掺杂浓度比基区2高、深度比P型基区2深度深的栅区6’，栅区6’与栅极金属层相连，硅衬底片4的N型高电阻率层41在基区2以下和栅区6’以下的部分为集电区，硅衬底片4的N型低电阻率层42是集电极，N型低电阻率层42的下表面与集电极金属层8相连，其中：栅区6’是槽形的，该硅槽5的底部是P型高掺杂区；N型发射区3的上面连接着N型的掺杂多晶硅层9，该掺杂多晶硅层9与发射极金属层1连接；每条硅槽5的底面和侧面覆盖着氧化层7，侧面的氧化层7延伸到硅衬底片4的上表面。联栅晶体管的单元的重复间距即相邻栅区的距离很小，可以比此前的联栅晶体管获得更大的电流密度、更均匀的电流分布、更快的开关速度、更高的可靠性。
从2000年之后，多种结构的槽型栅多晶硅发射极联栅晶体管相继面世，可从来没有平面栅结构的多晶硅发射极联栅晶体管的公开信息。本来，槽型栅多晶硅发射极联栅晶体管是从槽型功率MOS管和槽型IGBT延伸过来的，是把新型电力电子器件槽型功率MOS管和槽型IGBT的沟槽型立体结构和多晶硅大面积覆盖结构以及双层布线技术转移到传统电力电子器件双极晶体管领域并融合了静电感应晶体管技术和多晶硅发射极自对准技术而得到的。业内普遍认为：槽型结构的功率MOS管优越于平面型的功率MOS管、槽型结构的IGBT优越于平面型的IGBT。所以，按照这个推理，槽型结构的多晶硅发射极联栅晶体管理所当然的优越于平面型结构的多晶硅发射极联栅晶体管。既然槽型结构的多晶硅发射极联栅晶体管已经直接开发出来，就没有必要再去研究平面型结构的多晶硅发射极联栅晶体管了。所以，至今没有研究平面型结构的多晶硅发射极栅晶体管的公开信息。
后来的实验发现了问题。用高倍显微镜观察各类器件烧毁后的表面发现，槽型栅多晶硅发射极联栅晶体管的失效点在靠近发射极压焊块附近，而传统的平面型的双极晶体管的失效点与发射极压焊块之间的距离相当大，大约是发射极压焊块与基极压焊块之间的距离的1/4。应用晶体管原理和热力学理论进行分析，能够得到这样的结论：失效点越靠近发射极压焊块，表示发射极金属条的电阻越大，晶体管集电极-发射极电流密度Jce沿着发射极金属条方向的分布越是不均匀，越是靠近发射极压焊块的区域的电流密度Jce越大，越是容易在大电流冲击下失效。上述分析只适用于电流驱动型的晶体管如双极晶体管和联栅晶体管，不适用于电压驱动型的晶体管即场控晶体管如功率MOS管和IGBT。为了改善电流分布的均匀性，提高抗大电流冲击能力，就必须减小发射极金属条的电阻。于是，试验把发射极金属层的厚度增大一倍，结果发现槽型栅多晶硅发射极联栅晶体管的抗大电流冲击能力并没有多少改善，镜检结果失效点还是在靠近发射极压焊块的附近。接着用扫描电镜图像SEM作进一步研究，查看槽型栅附近的铝层的图像，示意图如图2-4所示。结果及分析如下：1，侧壁的铝层很薄：铝层厚度虽然达到4微米(D1)，但侧壁的铝层仅0.3微米(T1)，如图2所示；2，铝层加厚到8微米(D2)，侧壁的铝层仍然是0.3微米(T2)，如图3所示；3，在芯片周边区域，槽型栅靠内(即靠晶园园心)的侧壁的铝层更薄，仅0.2微米(T3)，而靠外(即靠晶园周边)的侧壁的铝层的厚度增大到0.35微米(T4)，如图4所示。芯片周边区域槽靠内的侧壁的铝层更薄的现象可以用溅射源位于正对着芯片中部的前方，被溅射出来的铝束对芯片周边部位呈一个斜角来解释，由于溅射角度的影响，芯片外围侧壁的铝层更薄，通过设置在芯片的检测图形测试结果外围的铝条的电阻值比中心高3倍。电子扫描显微镜图像看到，外围的侧壁铝层有的薄到有的只有0.1微米。为了节省槽区面积，增大电流区域，增加电流能力，往往把槽型栅区做得较窄，使得侧壁的铝层更薄。分析3微米的槽，氧化层0.5微米*2，多晶硅0.6微米*2，缝隙只有0.8微米。铝层只有0.3微米。在槽型栅多晶硅发射极联栅晶体管中，发射极金属条要横跨越多条台阶，发射极金属条的电阻的阻值等于台面的电阻与侧壁的电阻的总和。台面的铝层很厚，阻值小，侧壁的铝层很薄，阻值大。所以整个发射极金属条的阻值主要由侧壁的阻值决定，侧壁的厚度不增加，整个发射极金属条的阻值就没有什么变化。所以，尽管发射极金属条的厚度增大了一倍，其阻值并没有明显减小，导致失效点还是在靠近发射极压焊块的附近。
不论是双极管或是联栅晶体管，常规的管芯形状都是正方形。槽型栅多晶硅发射极联栅晶体管的管芯面积0.25mm2，其单边尺寸为0.5mm，管芯的有源区的单边尺寸达到300μm。若重复单元13μm，则发射极金属铝层需要跨上跨下由槽底与侧壁以及台面与侧壁形成的40多个台阶。40多个槽侧壁的薄铝层的阻值相加就很大，对管芯电流均匀性的不利影响就相当严重了。所以，管芯面积大于0.25mm2的双极管或是联栅晶体管需要采用其他结构来解决现有的问题。
发明内容
为了解决上述问题，本发明的目的是提供一种平面型多晶硅发射极晶体管，它可以提供更均匀的电流分布，提高晶体管的使用功率，简化加工工艺，降低加工成本。
本发明的另一目的是提供上述多晶硅发射极晶体管的制造方法。
为了实现上述目的，本发明提供如下技术方案：
本发明提供一种平面型多晶硅发射极晶体管，在下层为N型低电阻率层、上层为N型高电阻率层的硅衬底片的上表面有多个高掺杂浓度的N型发射区，该N型发射区的上面连接着N型的掺杂多晶硅层，该掺杂多晶硅层与发射极金属层连接，每个N型发射区的下面有P型基区，P型基区的侧面连着掺杂浓度比P型基区高的P型浓基区，在P型基区的侧面还与P型浓基区正交的P型浓基区汇流条连接，硅衬底片的上方有基极金属层，硅衬底片的上层N型高电阻率层位于P型基区以下和P型浓基区以下的部分为集电区，硅衬底片的下层N型低电阻率层为集电极，集电极的下表面与集电极金属层相连；所述P型浓基区为平面型；所述基极金属层与P型浓基区汇流条相连接；所述晶体管的管芯面积大于0.25mm2。
优选地，所述P型浓基区的上面覆盖着氧化层，氧化层上面与掺杂多晶硅层相连接。
优选地，所述P型浓基区的上面与N型副发射区相连接，该N型副发射区的上面与掺杂多晶硅层相连接，该N型副发射区的侧面与N型发射区相连接。
优选地，所述两个相邻的P型浓基区交叠。
优选地，所述晶体管的管芯面积大于0.5mm2。
优选地，所述浓基区的深度比基区的深度深。
优选地，所述浓基区的深度比基区的深度浅。
为实现上述结构，本发明还提供一种平面型多晶硅发射极晶体管的制造方法，包括下列工艺步骤：
A.提供下层为N型低电阻率层、上层为N型高电阻率层的硅衬底片；
B.设计管芯图形大于0.25mm2的光刻版；
C.通过氧化、光刻、硼离子注入、扩散推进工艺，形成P型基区、平面型P型浓基区、平面型P型浓基区汇流条，在扩散推进后，硅衬底的表面有一层氧化层；
D.选择性地腐蚀氧化层，开出发射区窗口；
E.淀积多晶硅层；
F.磷离子注入，形成N型掺杂多晶硅层，并通过扩散推进在硅衬底片P型基区的上表面形成N型发射区，
G.选择性的掩蔽和刻蚀掺杂多晶硅层，在N型发射区上方留有掺杂多晶硅层，在P型浓基区汇流条的上方不留掺杂多晶硅层；
H.选择性腐蚀二氧化硅层，把P型浓基区汇流条上面的二氧化硅腐蚀干净，形成接触孔；
I.溅射金属层；
J.选择性的掩蔽和腐蚀金属层，形成互相分离的发射极金属层和基极金属层；
K.背面减薄、蒸发集电极金属层。
优选的，所述步骤D只把P型基区上面的氧化层腐蚀干净而不腐蚀浓基区上面的氧化层。
或者，所述步骤D把P型基区上面的氧化层腐蚀干净的同时也把浓基区上面的氧化层一并腐蚀干净。
本发明的多晶硅发射极晶体管的基区可以由相邻浓基区交叠形成。当相邻浓基区的版图设计距离较近且形成浓基区的扩散温度比较高时间比较长的时候，相邻浓基区可以互相交叠，交叠部位的P型杂质的浓度比较低。在这种情况下，可以不用单独做基区，交叠部位形成基区。
本发明的技术方案比现有技术的改进之处在于：
第一，节省成本，降低制造难度。采用本发明的技术方案，对于双极管或是联栅晶体管当管芯面积大于0.25mm2时，采用平面型的栅结构，不仅节省了挖槽工艺，而且，平面工艺所耗费的昂贵的光刻胶比槽型工艺少得多，工艺难度降低，产品的成品率提高，缺陷密度(尤其是外围)比槽型结构降低1个数量级以上。
第二，管芯的发射极金属条的电阻的阻值减小，晶体管集电极-发射极电流密度Jce沿着发射极金属条方向的分布的均匀性改善，抗大电流冲击的能力增强，解决了槽型晶体管存在的问题。
第三，整个芯片不同部位管芯发射极金属条的电阻的阻值减小程度，晶体管集电极-发射极电流密度Jce沿着发射极金属条方向的分布的均匀性改善程度，抗大电流冲击的能力增强程度都一致。而现有技术的芯片周边部位的管芯则发射极金属条的电阻的阻值显著增大，晶体管集电极-发射极电流密度Jce沿着发射极金属条方向的分布的均匀性显著变差，抗大电流冲击的能力显著降低。
本发明提供的一种多晶硅发射极晶体管及其制造方法，通过采用平面工艺，制成的多晶硅发射极晶体管能够通提供更均匀的电流分布，具有更强的抗冲击能力，能够应用于更高的功率，具有更高的可靠性，而且成本更低。可替代双极管、功率MOS管和IGBT，应用于大功率LED、开关电源、电动车充电器、电动汽车充电桩、电机变频调速、高频电焊机、电磁炉、变频空调、UPS电源、光伏发电并网等领域，有广阔的市场前景。
附图说明
图1为现有技术的联栅晶体管的结构示意图。
图2为根据现有技术的铝层厚度4微米的联栅晶体管的扫描电镜图像绘制的结构示意图。
图3为根据现有技术的铝层厚度8微米的联栅晶体管的扫描电镜图像绘制的结构示意图。
图4为图2的位于芯片周边的根据扫描电镜图像绘制的的结构示意图。
图5为本发明的一个优选实施例的结构示意图。
图6为图5所示实施例的一个管芯的整体示意图。
图7-图9为图5的A-A剖面位于P型浓基区汇流条附近的工艺流程示意图。
图10是本发明的另一优选实施例的结构示意图。
图11为现有技术的另一个结构示意图。
附图标记
1：发射极金属层；2：P型基区；3：N型发射区；4：硅衬底片；41：N型高电阻率层；42：N型低电阻率层；5：硅槽；6：P型浓基区；61：P型浓基区汇流条；6’：栅区；7：氧化层；8：集电极金属层；9：掺杂多晶硅层；10：基极金属层；11：N型副发射区。
具体实施方式
本发明涉及平面型多晶硅发射极晶体管及其制造方法。
本发明的技术方案中P型浓基区在现有技术中称为栅区，二者的区别在于，P型浓基区比P型基区深的时候，P型浓基区可称为栅区，在本发明实施例中，二者可作为同义词使用。
图5-图9为本发明的平面型多晶硅发射极晶体管的一个实施例的结构示意图和沿A-A剖面的工艺流程图。图5所示结构包括，在下层为N型低电阻率层42、上层为N型高电阻率层41的硅衬底片4的上表面有多个高掺杂浓度的N型发射区3，该N型发射区3的上面连接着N型的掺杂多晶硅层9，该掺杂多晶硅层9与发射极金属层1连接，每个N型发射区3的下面有P型基区2，P型基区2的侧面连着掺杂浓度比P型基区2高的P型浓基区6和与P型浓基区6正交的P型浓基区汇流条61(由于角度原因图5中未显示P型浓基区汇流条61)，硅衬底片4的上方有基极金属层10，硅衬底片4的上层N型高电阻率层41位于P型基区2以下和P型浓基区6以下的部分为集电区，为厚度60μm电阻率35Ω·cm的N型硅。硅衬底片4的下层N型低电阻率层42为集电极，为厚度420μm电阻率0.01Ω·cm的N型硅，集电极的下表面与集电极金属层8相连，其中P型浓基区6为平面型，所述基极金属层10与P型浓基区汇流条61相连接，本实施例中晶体管的管芯面积为2*2mm2，该P型浓基区6的上面覆盖着氧化层，氧化层上面与掺杂多晶硅层相连接。
图6为图5所示实施例的一个管芯的整体示意图。可以看出多条P型基区2与P型浓基区6平行相隔排列(沿X方向)，与P型浓基区汇流条61(沿Y方向)正交，在管芯上下边缘部分P型基区2及P型浓基区6，与P型浓基区汇流条61平行。由于管芯中部正交关系P型基区2、P型浓基区6，与P型浓基区汇流条61无法在一张体现结构的工艺流程图中同时显示，因此选用沿A-A剖面P型浓基区汇流条附近(P型浓基区6与P型浓基区汇流条61平行)的部分来说明本实施例结构的工艺流程，如图7-图9所示。
如图7所示，相应于工艺步骤A-C，提供下层为N型低电阻率层42、上层为N型高电阻率层41的硅衬底片4，设计管芯图形大于0.25mm2的光刻版，硅衬底片4的上表面有多条平行的长条形P型浓基区6和与P型浓基区6正交(管芯中部)或平行(管芯边缘)的浓基区汇流条61。它们是经过硼离子注入并高温推进而形成的。硼的表面浓度为5E19-1E20/cm3，结深6μm。在高温推进的过程中，加入氧气，使得N型高电阻率层41的上表面生成氧化层(二氧化硅氧化层/绝缘层)，用光刻腐蚀的方法，在氧化层上开出基区窗口。基区的版图是这样设计的：基区窗口是大窗口，它包括槽型P型浓基区6和相邻槽型P型浓基区之间的区域。基区窗口开出之后，通过硼离子注入和扩散氧化，形成P型基区2，P型基区2中硼的表面浓度为1E17-3E18/cm3，结深4μm。基区扩散氧化后，在P型基区2、P型浓基区6和P型浓基区汇流条61的表面上形成二氧化硅的氧化层7。
如图8所示。相应于工艺步骤D-F，选择性地腐蚀氧化层7，开出发射区窗口。用LPCVD的方法淀积0.6μm厚的掺杂多晶硅层9。通过磷离子注入，形成N型掺杂多晶硅层，并通过扩散推进在硅衬底片P型基区2的上表面形成N型发射区3，磷的表面浓度高达1E21-4E21/cm3。N型发射区3的结深为1.8μm。
如图9所示，相应于工艺步骤G-K，选择性的掩蔽和刻蚀掺杂多晶硅层9，在N型发射区3的上方留有掺杂多晶硅层9，在P型浓基区汇流条61的上方不留掺杂多晶硅层。选择性腐蚀氧化层7，把P型浓基区汇流条61上面的氧化层7腐蚀干净，形成接触孔。溅射金属层，金属层为4μm的铝层。通过选择性的掩蔽和腐蚀金属层，形成互相分离的发射极金属层1和基极金属层10。最后，把芯片的背面减薄到280μm，溅射厚度为1μm的钛镍银三层金属作为集电极金属层8。
图10为本发明的另一优选实施例。图10与图5的区别在于图10的实施例的P型浓基区6的上面与N型副发射区11相连接，该N型副发射区11的上面与掺杂多晶硅层9相连接，该N型副发射区的侧面与N型发射区3相连接。该实施例的P型浓基区6的上面与N型区相连接，这种N型区也是一种发射区，它的发射效率比较低，所以，也称之为N型副发射区。
图11是现有技术所示的槽形栅多晶硅结构的联栅晶体管。图11与图5的不同在于图11所示结构的浓基区是槽型的栅区6’，槽深4μm。
实施效果：
把图5所示的本发明的平面型多晶硅发射极晶体管管芯面积为2*2mm2的芯片中部位置的管芯采用TO-220封装，称为A1，其芯片周边位置的管芯采用TO-220封装，称为A2。图11所示的已有技术的槽形栅多晶硅结构的联栅晶体管管芯面积为2*2mm2的芯片中部位置的管芯采用TO-220封装，称为B1，其芯片周边位置的管芯采用TO-220封装，称为B2。
把A1、A2、B1、B2一起用于300W开关电源进行比较，得到如下结果：
1 A1、A2、B1都能够在300W下正常工作。B2只能在250W下正常工作。在300W下，工作10min就炸管。
2在短路测试中，A1和A2都通过了短路保护考核。短路保护时，开关电源的功率显示已经达到450W。而B1没有能够通过短路保护考核。监控仪表显示，在开关电源的功率达到370W时B1炸管。
由上述测试得到下述结论：
本发明的平面型多晶硅发射极晶体管显著强于已有技术的槽形栅多晶硅结构的联栅晶体管，不仅能够应用于更高的功率，而且整片的管芯的性能均匀一致。
本发明的多晶硅发射极晶体管的基区可以由相邻浓基区交叠形成。当相邻浓基区的版图设计距离较近且形成浓基区的扩散温度比较高时间比较长的时候，相邻浓基区可以互相交叠，交叠部位的P型杂质的浓度比较低。在这种情况下，可以不用单独做基区，交叠部位形成基区。
本发明的多晶硅发射极晶体管的多晶硅可以是单层的，也可以用双层的，双层多晶硅的发射效率比单层多晶硅高。N型发射区的施主杂质可以是磷，也可以是磷和砷两种杂质，应用两种施主杂质能够降低管芯内部的应力，减少缺陷密度。
本发明的发射区的形状可以为条形、正方形、六角形、圆形或其他形状，通常采用条形。为简便，说明书的多处描述采用了发射区为条形，基区为条形，槽为条形，由互相正交的槽围成的台面为条形。这是一种普通的功率晶体管的指叉形结构。
需要申明的是，上述实施例仅用于对本发明进行说明而非对本发明进行限制，因此，对于本领域的技术人员来说，在不背离本发明精神和范围的情况下对它进行各种显而易见的改变，都应在本发明的保护范围之内。
Claims (10)
1.一种平面型多晶硅发射极晶体管，在下层为N型低电阻率层、上层为N型高电阻率层的硅衬底片的上表面有多个高掺杂浓度的N型发射区，该N型发射区的上面连接着N型的掺杂多晶硅层，该掺杂多晶硅层与发射极金属层连接，每个N型发射区的下面有P型基区，P型基区的侧面连着掺杂浓度比P型基区高的P型浓基区，在P型基区的侧面还与P型浓基区正交的P型浓基区汇流条连接，硅衬底片的上方有基极金属层，硅衬底片的上层N型高电阻率层位于P型基区以下和P型浓基区以下的部分为集电区，硅衬底片的下层N型低电阻率层为集电极，集电极的下表面与集电极金属层相连，其特征在于：
所述P型浓基区为平面型；
所述基极金属层与P型浓基区汇流条相连接；
所述晶体管的管芯面积大于0.25mm2。
2.如权利要求1所述的晶体管，其特征在于：所述P型浓基区的上面覆盖着氧化层，氧化层上面与掺杂多晶硅层相连接。
3.如权利要求1所述的晶体管，其特征在于：所述P型浓基区的上面与N型副发射区相连接，该N型副发射区的上面与掺杂多晶硅层相连接，该N型副发射区的侧面与N型发射区相连接。
4.如权利要求1所述的晶体管，其特征在于：所述两个相邻的P型浓基区交叠。
5.如权利要求1所述的晶体管，其特征在于：所述晶体管的管芯面积大于0.5mm2。
6.如权利要求1所述的晶体管，其特征在于：所述P型浓基区的深度比P型基区的深度深。
7.如权利要求1所述的晶体管，其特征在于：所述P型浓基区的深度比P型基区的深度浅。
8.一种平面型多晶硅发射极晶体管的制造方法，其特征在于，包括下列工艺步骤：
A.提供下层为N型低电阻率层、上层为N型高电阻率层的硅衬底片；
B.设计管芯图形大于0.25mm2的光刻版；
C.通过氧化、光刻、硼离子注入、扩散推进工艺，形成P型基区、平面型P型浓基区、平面型P型浓基区汇流条，在扩散推进后，硅衬底的表面有一层氧化层；
D.选择性地腐蚀氧化层，开出发射区窗口；
E.淀积多晶硅层；
F.磷离子注入，形成N型掺杂多晶硅层，并通过扩散推进在硅衬底片P型基区的上表面形成N型发射区，
G.选择性的掩蔽和刻蚀掺杂多晶硅层，在N型发射区上方留有掺杂多晶硅层，在P型浓基区汇流条的上方不留掺杂多晶硅层；
H.选择性腐蚀二氧化硅层，把P型浓基区汇流条上面的二氧化硅腐蚀干净，形成接触孔；
I.溅射金属层；
J.选择性的掩蔽和腐蚀金属层，形成互相分离的发射极金属层和基极金属层；
K.背面减薄、蒸发集电极金属层。
9.如权利要求8所述的制造方法，其特征在于，所述步骤D只腐蚀P型基区上面的氧化层开出发射区窗口而不腐蚀P型浓基区上面的氧化层。
10.如权利要求8所述的制造方法，其特征在于，所述步骤D把P型基区上面的氧化层腐蚀干净的同时也把P型浓基区上面的氧化层一并腐蚀干净。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610443158.5A CN105932054B (zh) | 2016-06-20 | 2016-06-20 | 一种平面型多晶硅发射极晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610443158.5A CN105932054B (zh) | 2016-06-20 | 2016-06-20 | 一种平面型多晶硅发射极晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105932054A true CN105932054A (zh) | 2016-09-07 |
| CN105932054B CN105932054B (zh) | 2019-01-08 |
Family
ID=56831226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610443158.5A Active CN105932054B (zh) | 2016-06-20 | 2016-06-20 | 一种平面型多晶硅发射极晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105932054B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108878523A (zh) * | 2018-07-11 | 2018-11-23 | 北京优捷敏半导体技术有限公司 | 一种碳化硅门极可关断晶闸管及其制造方法 |
| CN108899361A (zh) * | 2018-07-11 | 2018-11-27 | 北京优捷敏半导体技术有限公司 | 一种碳化硅双极型晶体管及其制造方法 |
| CN110047913A (zh) * | 2018-07-11 | 2019-07-23 | 北京优捷敏半导体技术有限公司 | 一种门极可关断晶闸管及其制造方法 |
| CN112864230A (zh) * | 2021-03-12 | 2021-05-28 | 深圳市昭矽微电子科技有限公司 | 双极晶体管及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4085417A (en) * | 1976-12-27 | 1978-04-18 | National Semiconductor Corporation | JFET switch circuit and structure |
| EP0249088A1 (en) * | 1986-06-09 | 1987-12-16 | Texas Instruments Incorporated | A semiconductor device |
| CN1135632C (zh) * | 2000-02-18 | 2004-01-21 | 李思敏 | 联栅晶体管 |
| CN101552285A (zh) * | 2008-09-02 | 2009-10-07 | 李思敏 | 槽形栅掺砷多晶硅结构的联栅晶体管 |
-
2016
- 2016-06-20 CN CN201610443158.5A patent/CN105932054B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4085417A (en) * | 1976-12-27 | 1978-04-18 | National Semiconductor Corporation | JFET switch circuit and structure |
| EP0249088A1 (en) * | 1986-06-09 | 1987-12-16 | Texas Instruments Incorporated | A semiconductor device |
| CN1135632C (zh) * | 2000-02-18 | 2004-01-21 | 李思敏 | 联栅晶体管 |
| CN101552285A (zh) * | 2008-09-02 | 2009-10-07 | 李思敏 | 槽形栅掺砷多晶硅结构的联栅晶体管 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108878523A (zh) * | 2018-07-11 | 2018-11-23 | 北京优捷敏半导体技术有限公司 | 一种碳化硅门极可关断晶闸管及其制造方法 |
| CN108899361A (zh) * | 2018-07-11 | 2018-11-27 | 北京优捷敏半导体技术有限公司 | 一种碳化硅双极型晶体管及其制造方法 |
| CN110047913A (zh) * | 2018-07-11 | 2019-07-23 | 北京优捷敏半导体技术有限公司 | 一种门极可关断晶闸管及其制造方法 |
| WO2020011054A1 (zh) * | 2018-07-11 | 2020-01-16 | 杭州优捷敏半导体技术有限公司 | 一种碳化硅门极可关断晶闸管及其制造方法 |
| WO2020011053A1 (zh) * | 2018-07-11 | 2020-01-16 | 杭州优捷敏半导体技术有限公司 | 一种门极可关断晶闸管及其制造方法 |
| WO2020011055A1 (zh) * | 2018-07-11 | 2020-01-16 | 杭州优捷敏半导体技术有限公司 | 一种碳化硅双极型晶体管及其制造方法 |
| CN108878523B (zh) * | 2018-07-11 | 2021-06-15 | 北京优捷敏半导体技术有限公司 | 一种碳化硅门极可关断晶闸管及其制造方法 |
| CN108899361B (zh) * | 2018-07-11 | 2021-06-15 | 北京优捷敏半导体技术有限公司 | 一种碳化硅双极型晶体管及其制造方法 |
| EP3823035A4 (en) * | 2018-07-11 | 2022-05-04 | Hangzhou Ug Min Semiconductor Technology Co., Ltd. | GATE-TURN-OFF THYRISTOR AND METHOD FOR ITS MANUFACTURE |
| US11705510B2 (en) | 2018-07-11 | 2023-07-18 | Hangzhou Ug Min Semiconductor Technology Co. Ltd | Gate-turn-off thyristor and manufacturing method thereof |
| CN112864230A (zh) * | 2021-03-12 | 2021-05-28 | 深圳市昭矽微电子科技有限公司 | 双极晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105932054B (zh) | 2019-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105932054A (zh) | 一种平面型多晶硅发射极晶体管及其制造方法 | |
| EP1872411B1 (de) | Rückkontaktierte solarzelle und verfahren zu deren herstellung | |
| DE10216633A1 (de) | Halbleiteranordnung und Verfahren zur Herstellung der Halbleiteranordnung | |
| DE102008005872A1 (de) | Halbleitervorrichtung und Herstellungsverfahren dafür | |
| DE112017001821T5 (de) | Super-Junction-Leistungstransistor und Herstellungsverfahren von diesem | |
| CN101834141A (zh) | 一种不对称型源漏场效应晶体管的制备方法 | |
| CN105047700B (zh) | 一种轻穿通igbt器件的制备方法 | |
| WO1995001654A1 (de) | Solarzellensystem | |
| CN102916042A (zh) | 逆导igbt器件结构及制造方法 | |
| CN105762181A (zh) | 一种多晶硅发射极晶体管及其制造方法 | |
| DE102018120432B4 (de) | Leistungshalbleitervorrichtung mit zulässig verifizierbarem p-Kontakt und Verfahren | |
| CN104867905B (zh) | 一种包含硅通孔的半导体结构及其制造方法 | |
| CN104701355B (zh) | 逆导型igbt半导体器件及制造方法 | |
| CN106684128A (zh) | 平面栅沟槽型超级结器件及其制造方法 | |
| CN106298886A (zh) | 一种垂直集成双栅mosfet结构及其制备方法 | |
| CN103855197B (zh) | 一种igbt器件及其形成方法 | |
| CN102751322B (zh) | 槽形栅多晶硅结构的联栅晶体管及其制作方法 | |
| CN206819994U (zh) | 一种电子元件 | |
| CN101527317A (zh) | 槽形栅多晶硅结构的联栅晶体管 | |
| CN105990435A (zh) | 半导体装置 | |
| CN104201253B (zh) | 一种氮化镓器件及其制造方法 | |
| CN117393615B (zh) | 一种tmbs的半导体器件结构及其制作方法 | |
| CN202423295U (zh) | 集成电路芯片 | |
| CH695520A5 (de) | Halbleitervorrichtung. | |
| CN107680933A (zh) | Mos型功率器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |