CN112864230A - 双极晶体管及其制作方法 - Google Patents
双极晶体管及其制作方法 Download PDFInfo
- Publication number
- CN112864230A CN112864230A CN202110268587.4A CN202110268587A CN112864230A CN 112864230 A CN112864230 A CN 112864230A CN 202110268587 A CN202110268587 A CN 202110268587A CN 112864230 A CN112864230 A CN 112864230A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- layer
- epitaxial
- doping
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims description 31
- 238000005253 cladding Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 238000002360 preparation method Methods 0.000 abstract description 8
- 230000003321 amplification Effects 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种双极晶体管及其制备方法，其包括衬底层、层叠设置于衬底层上的第一外延层、层叠设置于第一外延层上的第二外延层、接触第二外延层设置的第三外延层、以及贯穿第二外延层并嵌入第一外延层中的第四外延层，第三外延层与第四外延层间隔设置，第四外延层嵌入第一外延层中的深度≥1μm。该双极晶体管的第四外延层实际上可作为基极接触区。该基极接触区能够形成较深的基极接触区耗尽层，当器件承担集电极‑基极反偏电压时，通过基极接触区耗尽层夹断来保护基区，能够有效提升器件的集电极‑基极击穿电压。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种双极晶体管及其制作方法。
背景技术
晶体三极管由两个背靠背的PN结构成，通常用于获取电压、电流或信号的放大增益。双极晶体管是晶体管的一种，通常具有两种基本结构：PNP型和NPN型。在这3层半导体中，中间一层称基区，外侧两层分别称发射区和集电区。通常，当基区注入少量电流时，在发射区和集电区之间就会形成较大的电流，这就是晶体管的放大效应。双极晶体管中，电子和空穴同时参与导电。同场效应晶体管相比，双极型晶体管体积小、重量轻、耗电少、寿命长、可靠性高。
在传统的技术中，高频和微波功率晶体管已普遍采用多晶硅发射极来提高性能。由于采用多晶硅发射极工艺可以形成较浅的发射结和较窄的基区宽度，较浅的发射结和基区结能够实现短的渡越时间和小的寄生电容，可以大幅提升双极晶体管的发射效率和优异的高频性能。以NPN型的双极晶体管作为示例，对上述双极晶体管的通常结构进行说明。这种采用多晶硅发射极的双极晶体管通常包括层叠设置的N型衬底和N型外延层，P型基区即轻掺杂P型层设置于N型外延层的表面，P型基区上还设置有N型发射区；基极接触即重掺杂P型层设置于P型基区的两端，用于连接至基极金属。上述结构的双极晶体管中的集电极-基极击穿电压(BVCBO)往往较低，有待于进一步的提高。
发明内容
基于此，有必要提供一种能够提高集电极-基极击穿电压的双极晶体管。
根据本发明的一个实施例，一种双极晶体管，其包括衬底层、第一外延层、第二外延层、第三外延层与第四外延层；
所述第一外延层层叠设置于所述衬底层上，所述第二外延层层叠设置于所述第一外延层上，所述第三外延层与所述第二外延层接触连接，所述第四外延层部分嵌入所述第二外延层中、部分嵌入所述第一外延层中，所述第三外延层与所述第四外延层间隔设置；
其中，所述第一外延层与所述第三外延层的掺杂类型为第一掺杂类型，且所述第三外延层中的掺杂浓度高于所述第一外延层；所述第二外延层与所述第四外延层的掺杂类型为与所述第一掺杂类型不相同的第二掺杂类型，且所述第四外延层中的掺杂浓度高于所述第二外延层；所述第四外延层嵌入所述第一外延层中的深度≥1μm。
在其中一个实施例中，所述第二外延层的厚度为1μm～2μm。
在其中一个实施例中，所述第四外延层嵌入所述第一外延层与所述第二外延层的总深度为4μm～8μm。
在其中一个实施例中，所述第三外延层设置于所述第二外延层中，且从所述第二外延层的上表面露出。
在其中一个实施例中，嵌入所述第二外延层中的部分第四外延层贯穿所述第二外延层。
在其中一个实施例中，还包括发射极、基极与集电极，所述发射极与所述第三外延层电接触，所述基极与所述第四外延层电接触，所述集电极与所述衬底层电接触。
在其中一个实施例中，还包括层叠设置于所述第二外延层上的图案化的介质层，所述介质层中设置有暴露出所述第三外延层的第三过孔与暴露出所述第四外延层的第四过孔，所述发射极设置于所述第三过孔中且与所述第三外延层相接触，所述基极设置于所述第四过孔中且与所述第四外延层相接触。
在其中一个实施例中，所述集电极设置于所述衬底层远离所述第一外延层的一侧表面上。
在其中一个实施例中，所述第四外延层有多个，相邻的所述第四外延层之间的间距为6μm～10μm。
在其中一个实施例中，所述第一外延层中的掺杂浓度为1×1011个/cm2～1×1012个/cm2；和/或
所述第二外延层中的掺杂浓度为1×1013个/cm2～1×1014个/cm2；和/或
所述第四外延层中的掺杂浓度为1×1014个/cm2～1×1015个/cm2。
进一步地，一种双极晶体管的制作方法，其包括如下步骤：
在基材上制备第三外延层和第四外延层，所述基材包括衬底层、第一外延层和第二外延层，所述第一外延层层叠设置于所述衬底层上，所述第二外延层层叠设置于所述第一外延层上，所述第三外延层与所述第二外延层接触连接，所述第四外延层部分嵌入所述第二外延层中、部分嵌入所述第一外延层中，所述第三外延层与所述第四外延层间隔设置；
其中，所述第一外延层与所述第三外延层的掺杂类型为第一掺杂类型，且所述第三外延层中的掺杂浓度高于所述第一外延层；所述第二外延层与所述第四外延层的掺杂类型为与所述第一掺杂类型不相同的第二掺杂类型，且所述第四外延层中的掺杂浓度高于所述第二外延层；
在制备所述第四外延层的过程中包括：刻蚀所述第二外延层和所述第一外延层的部分区域，形成贯穿所述第二外延层并抵达所述第一外延层内部的沟槽，在所述沟槽中填充所述第四外延层的材料，在所述第一外延层中部分沟槽的深度≥2μm。
在其中一个实施例中，先制备所述第四外延层，再制备所述第三外延层，在制备所述第三外延层的过程中包括：
在所述第二外延层上形成一层整体覆盖所述第二外延层与所述第四外延层的包覆体，并回刻所述包覆体，保留环绕所述第四外延层并与所述第四外延层表面持平的部分包覆体；
刻蚀未受到所述包覆体覆盖区域的所述第二外延层与所述第四外延层，在所述第二外延层表面形成凹槽；
去除所述包覆体并利用所述凹槽制备第三外延层。
在其中一个实施例中，利用所述凹槽制备所述第三外延层的具体方法为：
在所述凹槽内填充第三外延层的材料；或
在所述凹槽内填充具有第一掺杂类型的多晶硅，并进行退火处理，使所述多晶硅中的掺杂元素扩散入所述第二外延层中，形成第三外延层。
传统的双极晶体管中，由于采用注入工艺进行制备，其基区的厚度通常都仅为1μm以下，这导致基区结和基极接触区都非常浅。相较于传统的双极晶体管，上述实施例制备的双极晶体管具有如下有益效果：
其中，第四外延层实际上可作为基极接触区。该基极接触区嵌入第二外延层的深度≥2μm，形成较深的基极接触区耗尽层，器件的发射区被基极接触区所限定，当器件承担集电极-基极反偏电压时，通过基极接触区耗尽层夹断来保护基区，能够有效提升器件的集电极-基极击穿电压。
传统的双极晶体管中还存在一个问题，即为了获得更大的饱和集电极电流Ic，基极接触区之间的距离会很大，基区结面积需要做得较大，导致基区中的掺杂浓度分布不均，宏观表现即为晶体管的放大系数不稳定。进一步地，上述双极晶体管中的第二外延层的厚度≥1μm，将第二外延层的厚度做得更厚，有利于提高晶体管放大系数的稳定性。
附图说明
图1为一实施例的双极晶体管器件的结构示意图；
图2为一实施例的双极晶体管器件的制备过程示意图；
其中，各附图标记及说明如下：
10、双极晶体管；101、基极；102、发射极；103、集电极；110、衬底层；120、第一外延层；130、第二外延层；140、第三外延层；150、第四外延层；160、介质层。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。本文所使用的“多”包括两个和多于两个的项目。本文所使用的“某数以上”应当理解为某数及大于某数的范围。
根据本发明的一个实施例，一种双极晶体管，其包括衬底层、第一外延层、第二外延层、第三外延层与第四外延层；
所述第一外延层层叠设置于所述衬底层上，所述第二外延层层叠设置于所述第一外延层上，所述第三外延层与所述第二外延层接触连接，所述第四外延层部分嵌入所述第二外延层中、部分嵌入所述第一外延层中，所述第三外延层与所述第四外延层间隔设置；
其中，所述第一外延层与所述第三外延层的掺杂类型为第一掺杂类型，且所述第三外延层中的掺杂浓度高于所述第一外延层；所述第二外延层与所述第四外延层的掺杂类型为与所述第一掺杂类型不相同的第二掺杂类型，且所述第四外延层中的掺杂浓度高于所述第二外延层；所述第四外延层嵌入所述第一外延层中的深度≥1μm。
进一步地，第四外延层嵌入第一外延层中的深度≥2μm。
请参照图1，其示出了根据上述实施例的进一步具体的双极晶体管10，其包括衬底层110、第一外延层120、第二外延层130、第三外延层140、第四外延层150。其中，第一外延层120层叠设置于衬底层110上，第二外延层130层叠设置于第一外延层120上，第三外延层140接触第二外延层130设置，第四外延层150部分嵌入第二外延层130、部分嵌入第一外延层120中，第三外延层140与第四外延层150层叠设置。
进一步地，第一外延层120与第三外延层140中具有第一掺杂类型，第三外延层140中的掺杂浓度高于第一外延层120。第二外延层130与第四外延层150中具有与第一掺杂类型不同的第二掺杂类型，且第四外延层150中的掺杂浓度高于第二外延层130。并且，第四外延层150嵌入第二外延层130的深度≥2μm。进一步地，第四外延层150嵌入第一外延层120与第二外延层130的总深度≥4μm。
其中，第一掺杂类型选自P型掺杂或N型掺杂中的一种，第二掺杂类型选自另一种。该实施例中的第一掺杂类型为N型掺杂，第二掺杂类型为P型掺杂。为了便于理解该双极晶体管的构造及有益效果，下文中均以N型掺杂和P型掺杂明确表示该双极晶体管中的各外延层中的掺杂类型。
进一步地，可以理解，由于第一外延层120中的N型掺杂浓度低于第三外延层140，为了方便说明，在该实施例中，也可以用N-外延层以表示第一外延层120，用N+外延层以表示第三外延层140；同理，用P-外延层表示第二外延层130，用P+外延层表示第四外延层150。
在其中一个具体示例中，衬底层110也具有第一掺杂类型，即衬底层110为N型掺杂。
传统的双极晶体管中，通常都是采用注入P型掺杂元素的工艺在N-外延层上形成P-掺杂区，P-掺杂区作为基区，并进一步在该P-掺杂区中通过注入形成P+掺杂区，P+掺杂区作为基极接触区。然而如此制备的器件的集电极-基极击穿电压还有待于进一步提升。
本发明中提出了一种深沟槽基极101接触区的结构设计，即上述实施例的双极晶体管10。在该实施例的双极晶体管10中，将第四外延层150(P+外延层)贯穿第二外延层130(P-外延层)并深深地嵌入到第一外延层120(N-外延层)内。这种深沟槽形式的基极接触区能够保护基区。具体地，当器件承担集电极-基极反偏电压时，通过基极接触区耗尽层夹断来保护基区，使得器件的集电极-基极击穿电压得到有效提升。
可以理解的是，第四外延层150的上部位于第二外延层130中，下部位于第一外延层120中，则下部从第二外延层130与第一外延层120的界面处伸入第一外延层120中，下部的长度≥2μm。上部与下部的长度之和≥4μm。
在其中一个具体示例中，第三外延层140设置于第二外延层130中且从第二外延层130表面露出。具体地，第三外延层140从第二外延层130的上表面露出。例如，第二外延层130中开设有第一槽位，第二外延层130设置于该第一槽位中。
在其中一个具体示例中，第二外延层130的厚度≥1μm。进一步地，第二外延层130的厚度≥1.1μm；进一步地，第二外延层的厚度≥1.5μm。第二外延层130的厚度做得更厚，有利于提高晶体管放大系数的稳定性。传统的双极晶体管中，由于采用注入工艺进行制备，其P-掺杂区的厚度通常都仅为1μm以下，这导致基区结非常浅。这还带来了一个问题，即为了获得更大的饱和集电极电流Ic，基极接触区之间的距离会很大，基区结面积需要做得较大，导致基区中的掺杂浓度分布不均，宏观表现即为晶体管的放大系数不稳定。
在其中一个具体示例中，第二外延层130的厚度为1μm～2μm。
在其中一个具体示例中，第四外延层150嵌入第一外延层120与第二外延层130的总深度为4μm～8μm。
在其中一个具体示例中，第四外延层150的上表面从第二外延层130中暴露，以便于与后续设置的基极电连接。
在其中一个具体示例中，第四外延层150的上端，即嵌入第二外延层130的部分第四外延层贯穿第二外延层130设置。
在其中一个具体示例中，第三外延层140设置于第二外延层130中，且从第二外延层130的上表面露出。
在其中一个具体示例中，该实施例的双极晶体管10还包括发射极102、基极101与集电极103，发射极102与第三外延层140电接触，基极101与第四外延层150电接触，集电极103与衬底层110电接触。
进一步地，该实施例的双极晶体管10还包括层叠设置于第二外延层130上的图案化的介质层160，介质层160中设置有暴露出第三外延层140的第三过孔与暴露出第四外延层150的第四过孔。其中，发射极102设置于第三过孔中且与第三外延层140相接触，基极101设置于第四过孔中且与第四外延层150相接触。
在其中一个具体示例中，集电极103层叠设置于衬底层110远离第一外延层120的一侧表面上。
在其中一个具体示例中，第四外延层150有多个，相邻的第四外延层150之间的间距为6μm～10μm。
在其中一个具体示例中，第一外延层120中的掺杂浓度为1×1011个/cm2～1×1012个/cm2，进一步地，第一外延层120中的掺杂浓度为1.2×1011个/cm2～1×1012个/cm2，更进一步地，第一外延层120中的掺杂浓度为1.5×1011个/cm2～1×1012个/cm2。传统的双极晶体管10中的掺杂浓度仅有约1×1010个/cm2～1×1011个/cm2；而在本实施例中，对应于结构的改变，包括第二外延层130厚度以及第四外延层150嵌入深度的增加，将第一外延层120中的掺杂浓度提高至1×1011个/cm2～1×1012个/cm2。
在其中一个具体示例中，第二外延层130中的掺杂浓度为1×1013个/cm2～1×1014个/cm2。进一步地，第二外延层130中的掺杂浓度为1.2×1013个/cm2～1×1014个/cm2。更进一步地，第二外延层130中的掺杂浓度为1.5×1013个/cm2～1×1014个/cm2。
在其中一个具体示例中，第四外延层150中的掺杂浓度为1×1014个/cm2～1×1015个/cm2。进一步地，第四外延层150中的掺杂浓度为1.2×1014个/cm2～1×1015个/cm2。更进一步地，第四外延层150中的掺杂浓度为1.5×1014个/cm2～1×1015个/cm2。
可以理解的是，由于采用注入工艺进行制备，传统技术中的双极晶体管中的P+掺杂区通常仅能够做到1μm以下的厚度。上述实施例提供的双极晶体管10为了进一步提高集电极-基极击穿电压，并且改善放大系数不稳定的问题，提高了第四外延层150嵌入深度，并且优选地还提高了第二外延层130的厚度。由此，本发明还提供了一种对应上述实施例的双极晶体管10的制备方法，该制备方法与传统的注入工艺的制备方法存在显著的区别。
该制备方法包括如下步骤：
在基材上制备第三外延层和第四外延层，所述基材包括衬底层、第一外延层和第二外延层，所述第一外延层层叠设置于所述衬底层上，所述第二外延层层叠设置于所述第一外延层上，所述第三外延层与所述第二外延层接触连接，所述第四外延层部分嵌入所述第二外延层中、部分嵌入所述第一外延层中，所述第三外延层与所述第四外延层间隔设置；
其中，所述第一外延层与所述第三外延层的掺杂类型为第一掺杂类型，且所述第三外延层中的掺杂浓度高于所述第一外延层；所述第二外延层与所述第四外延层的掺杂类型为与所述第一掺杂类型不相同的第二掺杂类型，且所述第四外延层中的掺杂浓度高于所述第二外延层；
在制备所述第四外延层的过程中包括：刻蚀所述第二外延层和所述第一外延层的部分区域，形成贯穿所述第二外延层并抵达所述第一外延层内部的沟槽，在所述沟槽中填充所述第四外延层的材料，在所述第一外延层中部分沟槽的深度≥2μm。
进一步地，该制备方法可以包括如下步骤：
在基底中的第二外延层上设置暴露第四外延层区域的掩模层；
刻蚀所述第二外延层上的第四外延层区域，形成贯穿所述第二外延层并抵达所述第一外延层内部的沟槽，在所述第一外延层中部分沟槽的深度≥2μm；
在所述沟槽中制备第四外延层；
去除所述掩模层并在所述第二外延层上制备与所述第四外延层间隔设置的第三外延层。
具体地，请同时参照图2示出的制备过程示意图，该制备过程可包括如下步骤：
步骤S1，获取基片。
该基片包括层叠设置的衬底层、第一外延层和第二外延层。第一外延层设置于衬底层上，第二外延层设置于第一外延层上。
可选地，衬底层、第一外延层和第二外延层可以是一个实体半导体基片(例如硅片)上的不同掺杂区域，也可以是多层实体半导体基片的层叠设置。
步骤S2，在第二外延层表面设置暴露第四外延层区域的掩模层。
具体地，可以首先在第二外延层表面制备一层掩模，掩模材料可以选自氧化硅，掩模可以是通过氧化基片形成，也可以是沉积形成。该掩模的厚度可以为
对制备好的掩模进行光刻及刻蚀，刻蚀完成后去除光刻胶，形成图案化的掩模层，该图案化的掩模层之间具有暴露部分第二外延层的间隙，该间隙之间即第四外延层区域。
步骤S3，在表面掩模层的阻挡下，刻蚀第二外延层上的第四外延层区域，形成贯穿第二外延层并抵达所述第一外延层内部的沟槽，在所述第一外延层中部分沟槽的深度≥2μm，该沟槽的总深度≥4μm。
在其中一个具体示例中，该沟槽的径向宽度为1μm～1.5μm。
在其中一个具体示例中，该沟槽有多个，相邻的沟槽之间的间距为6μm～10μm。该沟槽用于后续填充第四外延层，相邻的第四外延层之间的区域为双极晶体管发射区，因而沟槽的间距可以等同于后续制备的发射区的尺寸。
步骤S4，在该沟槽中制备第四外延层。
在其中一个具体示例中，第四外延层的掺杂浓度为1×1014个/cm2～1×1015个/cm2。
在其中一个具体示例中，在沟槽中填充第四外延层之后，可能会形成高于掩模层表面的部分第四外延层，此时还可以包括回刻的步骤，以使得第四外延层上表面与掩模层的上表面齐平。
步骤S5，去除掩模层。
在其中一个具体示例中，去除掩模层的方式可以是湿法腐蚀。去除掩模层之后，会留下突出于第二外延层表面的第四外延层。
步骤S6，在第二外延层和第四外延层上表面整体制备一层包覆体，并对该包覆体进行回刻至暴露第二外延层与第四外延层的上表面。
在其中一个具体示例中，该包覆体的材料选自氮化硅。氮化硅的厚度可以是
由于在先形成的第四外延层突出于第二外延层表面，因此制备的包覆体在第四外延层突出部分的两侧也会形成凸起，在对该包覆体进行回刻之后，会保留环绕第四外延层并与第四外延层表面持平的部分包覆体，形成设置于第四外延层两侧的包覆体侧墙。
步骤S7，在该包覆体侧墙的阻挡下，对第二外延层和第四外延层进行局部刻蚀。
局部刻蚀指的是该刻蚀仅少量去除第二外延层和第四外延层的上端部分，在第二外延层表面上形成凹槽。可以理解，存在包覆体侧墙的区域下的第二外延层并不会被刻蚀。在其中一个具体示例中，刻蚀深度为
更具体地，刻蚀深度与在先形成的掩模层的厚度保持一致。根据先前的制备过程可知，第四外延层突出于第二外延层的部分厚度与掩模层的厚度基本保持一致，因此，保持刻蚀深度为
或是与在先形成的掩模层的厚度一致，还能够去除突出部分的第四外延层，使得第四外延层与包覆体侧墙区域下的第二外延层表面保持齐平。
步骤S8，去除包覆体侧墙，并利用第二外延层表面的凹槽制备第三外延层。
在其中一个具体示例中，去除包覆体侧墙的工艺可以选自湿法腐蚀。
在其中一个具体示例中，利用凹槽制备第三外延层的具体方法为：
在凹槽内填充第三外延层的材料；或
在凹槽内填充具有第一掺杂类型(N型掺杂)的多晶硅，并进行退火处理，使所述多晶硅中的掺杂元素扩散入所述第二外延层中，形成第三外延层。
步骤S9，在第二外延层、第三外延层和第四外延层的表面上制备图案化的介质层，图案化的介质层中具有暴露出第三外延层的第三过孔与暴露出所述第四外延层的第四过孔。
进一步地，还包括在第三过孔中制备发射极以及在第四过孔中制备基极的步骤。
进一步地，还包括在衬底层远离第一外延层的一侧制备集电极的步骤。
上述双极晶体管的制备方法中，为了提高第四外延层在第一外延层中的嵌入深度，抛弃了传统的制备工艺中采用的注入法制备基极接触区的步骤，转而采用刻蚀法预先形成贯穿第二外延层并深入第一外延层中的沟槽，再填充第四外延层的方法进行制备。
进一步地，为了提高第二外延层的厚度，抛弃了传统的制备工艺中采用的注入法制备基区的步骤，转而采用预先形成一整层第二外延层的方法进行制备。并且，将第三外延层重新制备于第二外延层内，而不是采用向基区注入的方法形成发射极，有利于提高发射极的均匀性。
上述实施例制备的双极晶体管中，第四外延层可以作为基极接触区。该基极接触区嵌入第二外延层的深度≥2μm，形成较深的基极接触区耗尽层，器件的发射区被基极接触区所限定，当器件承担集电极-基极反偏电压时，通过基极接触区耗尽层夹断来保护基区，能够有效提升器件的集电极-基极击穿电压。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种双极晶体管，其特征在于，包括衬底层、第一外延层、第二外延层、第三外延层与第四外延层；
所述第一外延层层叠设置于所述衬底层上，所述第二外延层层叠设置于所述第一外延层上，所述第三外延层与所述第二外延层接触连接，所述第四外延层部分嵌入所述第二外延层中、部分嵌入所述第一外延层中，所述第三外延层与所述第四外延层间隔设置；
其中，所述第一外延层与所述第三外延层的掺杂类型为第一掺杂类型，且所述第三外延层中的掺杂浓度高于所述第一外延层；所述第二外延层与所述第四外延层的掺杂类型为与所述第一掺杂类型不相同的第二掺杂类型，且所述第四外延层中的掺杂浓度高于所述第二外延层；所述第四外延层嵌入所述第一外延层中的深度≥1μm。
2.根据权利要求1所述的双极晶体管，其特征在于，所述第二外延层的厚度为1μm～2μm；和/或
所述第四外延层嵌入所述第一外延层与所述第二外延层的总深度为4μm～8μm。
3.根据权利要求1～2任一项所述的双极晶体管，其特征在于，所述第三外延层设置于所述第二外延层中，且从所述第二外延层的上表面露出；和/或
嵌入所述第二外延层中的部分第四外延层贯穿所述第二外延层。
4.根据权利要求1～2任一项所述的双极晶体管，其特征在于，还包括发射极、基极与集电极，所述发射极与所述第三外延层电接触，所述基极与所述第四外延层电接触，所述集电极与所述衬底层电接触。
5.根据权利要求4所述的双极晶体管，其特征在于，还包括层叠设置于所述第二外延层上的图案化的介质层，所述介质层中设置有暴露出所述第三外延层的第三过孔与暴露出所述第四外延层的第四过孔，所述发射极设置于所述第三过孔中且与所述第三外延层相接触，所述基极设置于所述第四过孔中且与所述第四外延层相接触，所述集电极层叠设置于所述衬底层远离所述第一外延层的一侧表面上。
6.根据权利要求1～2任一项所述的双极晶体管，其特征在于，所述第四外延层有多个，相邻的所述第四外延层之间的间距为6μm～10μm。
7.根据权利要求1～2任一项所述的双极晶体管，其特征在于，所述第一外延层中的掺杂浓度为1×1011个/cm2～1×1012个/cm2；和/或
所述第二外延层中的掺杂浓度为1×1013个/cm2～1×1014个/cm2；和/或
所述第四外延层中的掺杂浓度为1×1014个/cm2～1×1015个/cm2。
8.一种双极晶体管的制作方法，其特征在于，包括如下步骤：
在基材上制备第三外延层和第四外延层，所述基材包括衬底层、第一外延层和第二外延层，所述第一外延层层叠设置于所述衬底层上，所述第二外延层层叠设置于所述第一外延层上，所述第三外延层与所述第二外延层接触连接，所述第四外延层部分嵌入所述第二外延层中、部分嵌入所述第一外延层中，所述第三外延层与所述第四外延层间隔设置；
其中，所述第一外延层与所述第三外延层的掺杂类型为第一掺杂类型，且所述第三外延层中的掺杂浓度高于所述第一外延层；所述第二外延层与所述第四外延层的掺杂类型为与所述第一掺杂类型不相同的第二掺杂类型，且所述第四外延层中的掺杂浓度高于所述第二外延层；
在制备所述第四外延层的过程中包括：刻蚀所述第二外延层和所述第一外延层的部分区域，形成贯穿所述第二外延层并抵达所述第一外延层内部的沟槽，在所述沟槽中填充所述第四外延层的材料，位于所述第一外延层中的部分沟槽的深度≥1μm。
9.根据权利要求8所述的双极晶体管的制作方法，其特征在于，先制备所述第四外延层，再制备所述第三外延层，在制备所述第三外延层的过程中包括：
在所述第二外延层上形成一层整体覆盖所述第二外延层与所述第四外延层的包覆体，并回刻所述包覆体，保留环绕所述第四外延层并与所述第四外延层表面持平的部分包覆体；
刻蚀未受到所述包覆体覆盖区域的所述第二外延层与所述第四外延层，在所述第二外延层表面形成凹槽；
去除所述包覆体并利用所述凹槽制备第三外延层。
10.根据权利要求9所述的双极晶体管的制作方法，其特征在于，利用所述凹槽制备所述第三外延层的具体方法为：
在所述凹槽内填充第三外延层的材料；或
在所述凹槽内填充具有第一掺杂类型的多晶硅，并进行退火处理，使所述多晶硅中的掺杂元素扩散入所述第二外延层中，形成第三外延层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110268587.4A CN112864230A (zh) | 2021-03-12 | 2021-03-12 | 双极晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110268587.4A CN112864230A (zh) | 2021-03-12 | 2021-03-12 | 双极晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112864230A true CN112864230A (zh) | 2021-05-28 |
Family
ID=75994079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110268587.4A Pending CN112864230A (zh) | 2021-03-12 | 2021-03-12 | 双极晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112864230A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521440A (ja) * | 1991-07-10 | 1993-01-29 | Hitachi Ltd | 半導体装置 |
| CN1421933A (zh) * | 2002-12-30 | 2003-06-04 | 李思敏 | 一种功率型多晶硅发射极晶体管 |
| CN1794432A (zh) * | 2005-11-11 | 2006-06-28 | 中国电子科技集团公司第五十五研究所 | 半导体平台工艺 |
| CN101640217A (zh) * | 2009-08-19 | 2010-02-03 | 中国电子科技集团公司第五十五研究所 | 改善微波功率晶体管发射区电流集边效应的结构和方法 |
| CN101740383A (zh) * | 2009-12-20 | 2010-06-16 | 锦州七七七微电子有限责任公司 | 集成化pnp差分对管的制作方法 |
| CN105932054A (zh) * | 2016-06-20 | 2016-09-07 | 李思敏 | 一种平面型多晶硅发射极晶体管及其制造方法 |
| CN106298895A (zh) * | 2015-05-14 | 2017-01-04 | 李思敏 | 一种晶体管 |
| CN108039320A (zh) * | 2017-11-13 | 2018-05-15 | 北京时代民芯科技有限公司 | 一种纳秒级抗辐照npn型双极晶体管制造方法 |
| CN109300982A (zh) * | 2018-09-25 | 2019-02-01 | 深圳市心版图科技有限公司 | 高频三极管及其制作方法 |
| CN111863606A (zh) * | 2020-07-28 | 2020-10-30 | 哈尔滨工业大学 | 一种抗辐射功率晶体管及其制备方法 |
-
2021
- 2021-03-12 CN CN202110268587.4A patent/CN112864230A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521440A (ja) * | 1991-07-10 | 1993-01-29 | Hitachi Ltd | 半導体装置 |
| CN1421933A (zh) * | 2002-12-30 | 2003-06-04 | 李思敏 | 一种功率型多晶硅发射极晶体管 |
| CN1794432A (zh) * | 2005-11-11 | 2006-06-28 | 中国电子科技集团公司第五十五研究所 | 半导体平台工艺 |
| CN101640217A (zh) * | 2009-08-19 | 2010-02-03 | 中国电子科技集团公司第五十五研究所 | 改善微波功率晶体管发射区电流集边效应的结构和方法 |
| CN101740383A (zh) * | 2009-12-20 | 2010-06-16 | 锦州七七七微电子有限责任公司 | 集成化pnp差分对管的制作方法 |
| CN106298895A (zh) * | 2015-05-14 | 2017-01-04 | 李思敏 | 一种晶体管 |
| CN105932054A (zh) * | 2016-06-20 | 2016-09-07 | 李思敏 | 一种平面型多晶硅发射极晶体管及其制造方法 |
| CN108039320A (zh) * | 2017-11-13 | 2018-05-15 | 北京时代民芯科技有限公司 | 一种纳秒级抗辐照npn型双极晶体管制造方法 |
| CN109300982A (zh) * | 2018-09-25 | 2019-02-01 | 深圳市心版图科技有限公司 | 高频三极管及其制作方法 |
| CN111863606A (zh) * | 2020-07-28 | 2020-10-30 | 哈尔滨工业大学 | 一种抗辐射功率晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3850054B2 (ja) | 半導体装置 | |
| JP6026528B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| CA1148269A (en) | High performance pnp and npn transistor structure and process for fabricating same | |
| US20050218472A1 (en) | Semiconductor device manufacturing method thereof | |
| KR101228367B1 (ko) | 바이폴라 트랜지스터와 그 제조 방법 | |
| JP4382360B2 (ja) | ショットキー整流素子及びその製造方法 | |
| JP2008529279A (ja) | パワーダイオードを包含する集積回路 | |
| US20200105874A1 (en) | Back side dopant activation in field stop igbt | |
| JPS6228577B2 (zh) | ||
| JP2010141310A (ja) | 半導体装置およびその製造方法 | |
| JPH0420265B2 (zh) | ||
| CN111211168B (zh) | 一种rc-igbt芯片及其制造方法 | |
| JPH11330084A (ja) | バイポ―ラトランジスタ―の製造方法及びその構造 | |
| US4966858A (en) | Method of fabricating a lateral semiconductor structure including field plates for self-alignment | |
| EP0233202A1 (en) | MANUFACTURE OF A SEMICONDUCTOR DEVICE WITH BURIAL OXIDE. | |
| CN116387154A (zh) | 一种载流子存储沟槽型双极晶体管结构及其制造方法 | |
| CN112864230A (zh) | 双极晶体管及其制作方法 | |
| JP5031552B2 (ja) | バイポーラトランジスタおよびバイポーラトランジスタの製造方法 | |
| JP4471922B2 (ja) | 半導体装置 | |
| JPH10335630A (ja) | 半導体装置及びその製造方法 | |
| JP2000299476A (ja) | 半導体装置 | |
| JP2524035B2 (ja) | 半導体装置及びその製造方法 | |
| JP4412907B2 (ja) | 半導体装置の製造方法 | |
| JP2888652B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| KR930000294B1 (ko) | 고성능 횡방향 바이폴라 트랜지스터(bipolar transistor)의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |