CN108039320A - 一种纳秒级抗辐照npn型双极晶体管制造方法 - Google Patents
一种纳秒级抗辐照npn型双极晶体管制造方法 Download PDFInfo
- Publication number
- CN108039320A CN108039320A CN201711115312.7A CN201711115312A CN108039320A CN 108039320 A CN108039320 A CN 108039320A CN 201711115312 A CN201711115312 A CN 201711115312A CN 108039320 A CN108039320 A CN 108039320A
- Authority
- CN
- China
- Prior art keywords
- base
- launch site
- gold
- nanosecond
- knot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 239000002253 acid Substances 0.000 title claims description 17
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 75
- 229910052737 gold Inorganic materials 0.000 claims abstract description 74
- 239000010931 gold Substances 0.000 claims abstract description 72
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 238000002955 isolation Methods 0.000 claims abstract description 42
- 230000008569 process Effects 0.000 claims abstract description 35
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 26
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 26
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 26
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 26
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 25
- 230000009467 reduction Effects 0.000 claims abstract description 7
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 57
- 239000002184 metal Substances 0.000 claims description 57
- 238000002347 injection Methods 0.000 claims description 36
- 239000007924 injection Substances 0.000 claims description 36
- 238000001259 photo etching Methods 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 24
- 238000009792 diffusion process Methods 0.000 claims description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 13
- 230000003647 oxidation Effects 0.000 abstract description 11
- 238000002161 passivation Methods 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000007787 solid Substances 0.000 abstract description 4
- 238000001556 precipitation Methods 0.000 abstract description 3
- 230000006798 recombination Effects 0.000 abstract description 3
- 238000005215 recombination Methods 0.000 abstract description 3
- 238000013461 design Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 40
- 229910052796 boron Inorganic materials 0.000 description 26
- 229910052785 arsenic Inorganic materials 0.000 description 20
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 19
- 239000000463 material Substances 0.000 description 13
- 238000005530 etching Methods 0.000 description 8
- 239000010953 base metal Substances 0.000 description 7
- 238000010276 construction Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 229910018594 Si-Cu Inorganic materials 0.000 description 6
- 229910008465 Si—Cu Inorganic materials 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000003471 anti-radiation Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种纳秒级高速开关双极晶体管制造方法，属于半导体分立器件设计和制造领域。本发明采用后扩金工艺，避免了传统扩金工艺在扩金后再进行发射区推结，抑制了传统工艺带来的金固溶度的降低和金原子的沉淀，提高了器件的开关速度和可靠性，此外，扩金在硅中引入的复合中心，可以缩短少子寿命，减小基极复合电流，从而提高了器件抗ELDRS效应的能力。基区和发射区表面的电极隔离介质层采用热氧化工艺制造，减少辐照时氧化层中感生的正电荷，提高了器件抗ELDRS效应的能力。芯片钝化膜采用SiO2+BPSG+Si3N4的多层钝化结构，可提高器件耐湿和抗环境污染的能力。
Description
技术领域
本发明涉及一种纳秒级抗辐照高速开关双极器件制造方法，属于半导体分立器件设计和制造领域。
背景技术
双极型晶体管具有电流驱动能力好、线性度高、噪声低、匹配特性好等优点，常用作开关和信号放大器，广泛应用于空间电子设备中。
在开关性能方面：为了提高器件的开关速度，通常使用掺金工艺。为了达到纳秒级的开关速度，扩金温度需要在975℃～1050℃，而发射区推结时的温度在900℃～950℃，发射区推结温度远低于扩金温度，。因此为了防止扩金时的高温影响到晶体管的放大倍数，常规的掺金工艺是安排在发射区推结之前，与基区推结一起完成。这种常规工艺虽然易于操作，但其不足之处在于：
(1)、硅片最后一次高温处理(发射区推结)的温度仅为900℃～950℃，低于扩金温度，会导致金的固溶度大大变低，造成集电区符合中心浓度剧烈下降，从而限制了晶体管开关速度的提高；
(2)、通常为了保证放大倍数在一定区间内，发射区推结会分多次进行。这样会导致金扩散后，硅片又经过了多次热循环，大量金原子有可能在硅片缺陷处产生沉淀，使硅片内“管道”密度造成数量级的增长，漏电流增加，严重影响器件的可靠性和成品率的提高。
在抗辐照性能方面：我们知道，双极型器件具有低剂量率辐射损伤增强效应(ELDRS)的存在，现在空间电子设备应用对双极型器件辐照指标明确规定了低剂量率的考核要求，一般要求在剂量率0.01rad(Si)/s的条件下进行辐照考核试验。目前传统的双极型晶体管制造方法中，通常采用低温淀积SiO2作为电极隔离介质，采用SiO2+Si3N4作为钝化层。传统方法虽然工艺步骤简单，流片周期短，但其不足之处在于：
(1)、作为电极隔离介质层的SiO2与器件的基区直接接触，是影响器件抗低剂量率辐照能力的关键部位。一般来说，电极隔离介质层生长时基区推结和金扩散已经完成。为了防止高温氧化消耗结深和造成金的再分布，通常采用LPCVD低温生长SiO2作为电极隔离介质。但是LPCVD生长的SiO2相比于热氧化质量差、质地疏松，容易产生各种缺陷，这些缺陷会直接导致器件在辐照环境下失效；
(2)、Si3N4作为传统的钝化材料，具有工艺简单，对外界水汽和可动电荷的阻挡性好等优点。在制备时，由于Si3N4和Si存在应力不匹配的问题，通常会在淀积Si3N4前先淀积一层SiO2。虽然Si3N4对外界水汽和可动电荷的阻挡力很强，但是Si3N4对辐照时氧化层中感生的可动电荷并不能起到固定作用，这就决定了传统Si3N4材料的钝化膜不具备抗辐照能力。
发明内容
本发明的技术解决问题是：克服现有工艺流程的不足，提供一种纳秒级抗辐照高速开关双极器件制造方法，在将器件的开关时间缩短到纳秒级的同时，还提高了双极型器件的抗低剂量率辐照能力。
本发明的技术解决方案是：一种纳秒级抗辐照NPN型双极晶体管制造方法，该方法步骤如下：
(1)、在N型硅外延片的抛光面上淀积氧化层，在淀积完氧化层的抛光面进行场环和基区接触区图形光刻，接着加工出场环和基区接触区注入窗口，注入场环和基区接触杂质，并进行推结，形成场环和基区接触区；
(2)、在淀积完氧化层的抛光面的场环区域内，进行三极管基区图光刻，接着加工出基区注入窗口，通过该窗口为基区注入基区杂质，并进行基区推结，制造三极管基区；
(3)、在三极管基区进行发射区图形光刻，接着加工出发射区注入窗口，通过该窗口进行发射区杂质注入，然后进行发射区一次推结，形成发射区；
(4)、将经过步骤(3)处理后的外延片抛光面上淀积电极隔离介质层；
(5)、将硅外延片的非抛光面进行一次减薄处理；
(6)、在减薄后的非抛光面溅射薄金，并进行金扩散，金扩散的同时完成发射区二次推结；
(7)、在对应于基区接触区和发射区的电极隔离介质层上形成基区和发射区金属电极；
(8)、在金属电极以及双层结构电极隔离介质层表面形成钝化膜，然后在对应于基区和发射区金属电极的钝化膜上加工出基区和发射区键合区域；
(9)、将硅外延片的非抛光面进行二次减薄处理；
(10)、在二次减薄后的非抛光面淀积金属，形成集电区金属电极，从而完成了纳秒级抗辐照高速开关双极晶体管的制造。
所述步骤(1)中推结为高温推结，温度取值范围为：1100℃—1200℃。
所述步骤(2)中的基区推结为高温推结，温度取值范围为：1050℃—1150℃。
步骤(4)中所述电极隔离介质层为SiO2，淀积SiO2的方式为热氧化，其温度不高于基区推结温度。
所述电极隔离介质层的厚度为
所述钝化膜为SiO2、BPSG和Si3N4三层结构，首先淀积的第一层为SiO2，随后淀积的第二层为BPSG，最后淀积的第三层为Si3N4。
所述步骤(6)中减薄之后非抛光面溅射薄金厚度为进行金扩散的温度为975℃～1050℃，时间为20min～40min。
所述步骤(1)中淀积氧化层厚度为
所述步骤(10)中淀积的金属依次为钛、镍、金，其中钛厚度为 镍厚度为金厚度为
与现有技术相比，本发明具有如下有益效果：
(1)本发明采用后扩金工艺并配合发射区砷注入，即在完成发射区砷注入后再进行扩金。同温度下在硅中砷比磷扩散要慢，对于后扩金工艺，发射区注砷可以将扩金温度提高到最高1050℃，并将发射区推结与扩金合并进行。这样做一方面简化了芯片生产流程，缩短了流片周期，节约了成本；另一方面，避免了传统扩金工艺在扩金后再进行发射区推结，抑制了传统工艺带来的金固溶度的降低和金原子的沉淀，从而提高了器件的开关速度和可靠性；此外，扩金在硅中引入的复合中心，可以缩短少子寿命，减小基极复合电流，从而提高了器件抗ELDRS效应的能力。
(2)、本发明发射区注砷且配合基区1100℃～1200℃的高温推结，电极隔离介质可以采用热氧化生长，热氧化生长的SiO2密度和质量相比较传统的LPCVD SiO2都要好很多，极大的减少了电极隔离介质中的总缺陷数，进而减少辐照时氧化层中感生的正电荷，提高了器件抗ELDRS效应的能力。
(3)、本发明钝化膜采用SiO2+BPSG(硼磷硅玻璃)+Si3N4的多层结构。传统Si3N4钝化膜虽然对外界环境中正电荷离子有很强的阻挡作用，但是对器件内部的正电荷却几乎没有固定作用。而BPSG钝化膜却可以吸收和固定器件氧化层中的正电荷，使三极管基区表面复合电流减少，有效提高了器件的抗辐照性能。多层钝化层里层为SiO2，满足与金属电极的粘附性和应力匹配。多层钝化层表层结构为比SiO2更为致密的Si3N4，可以有效的阻挡环境中的各种沾污，克服BPSG的吸潮性，提高器件的可靠性。
(4)、本发明涉及的制造方法工艺步骤简单，与目前普遍应用的Si制造工艺兼容度高，可推广应用到开关速度10～20纳秒，抗总剂量最高达300Krad(Si)，最低剂量率0.01rad(Si)/s的抗辐照高速开关双极型器件的制造中。
附图说明
图1为本发明纳秒级抗辐照开关双极器件制造方法流程图；
图2为本发明纳秒级抗辐照开关双极器件外延材料示意图；
图3为本发明制造过程中完成硼环和基区接触区制造后的剖面图；
图4为本发明制造过程中完成基区制造后的剖面图；
图5为本发明制造过程中完成发射区制造后的剖面图；
图6为本发明制造过程中完成热氧化电极隔离介质制造后的剖面图；
图7为本发明制造过程中完成一次减薄和背面薄金溅射后的剖面图；
图8为本发明制造过程中完成扩金和发射结推结后的剖面图；
图9为本发明制造过程中完成基极和发射极金属电极后的剖面图；
图10为本发明制造过程中完成多层钝化后的剖面图；
图11为本发明制造完成后的双极器件剖面图；
图12为本发明制造的器件、传统扩金的器件和无扩金的器件开启时间对比曲线；
图13为本发明制造的器件、传统扩金的器件和无扩金的器件关断时间对比曲线；
图14为本发明制造的器件和传统器件在低剂量率辐照前后器件电流增益变化对比曲线。
其中：1为N型<111>外延片，2为氧化层，3为硼环，4为基区接触区，5为P型基区，6为N型发射区，7为电极隔离介质层，8为溅射薄金(扩金后8薄金层消失)，9为基极金属电极，10为发射极金属电极，11为多层结构钝化膜，12为基极键合区，13为发射极键合区，14为集电极金属电极。
具体实施方式
以下结合附图和具体实施例对本发明进行详细说明。
本发明提出一种采用发射区砷注入、后扩金工艺、高温热氧化电极隔离介质以及SiO2+BPSG(硼磷硅玻璃)+Si3N4多层钝化结构的纳秒级抗辐照高速开关双极器件制造方法。该方法主要从两个方面出发：一方面采用后扩金工艺配合发射区砷注入，将扩金温度提高到最高1050℃，并将发射区推结与扩金合并进行，大大提高了器件的开关速度；另一方面，电极隔离介质采用高温热氧化替代传统LPCVD SiO2，并且钝化层采用SiO2+BPSG+Si3N4的多层结构，在降低氧化层中的总缺陷数的同时强化了钝化层对正电荷的吸附和对环境沾污的阻挡能力，提高了器件抗ELDRS效应的能力。此外，扩金工艺的加入，还会在硅中引入的复合中心，可以缩短少子寿命，减小基极复合电流，从而进一步提高器件抗ELDRS效应的能力。
本发明涉及的制造方法工艺步骤简单，与目前普遍应用的Si制造工艺兼容度高，可以用来制造纳秒级抗辐照高速开关双极型芯片。
如图1所示，本发明步骤如下：
(1)、以硅N型<111>外延片为基底材料，在该N<111>外延片的抛光面淀积氧化层上进行场环和基区接触区图形光刻，得到场环和基区接触区，所述场环为三极管硼环，接着采用干法刻蚀工艺加工出场环和基区接触区注入窗口，注入场环和基区接触杂质，并进行高温推结，形成场环和基区接触区。
所述N型硅外延片的衬底厚度为450μm—525μm，外延厚度为5μm—8μm，外延的掺杂浓度为4×1015cm-3—6×1015cm-3。所述场环和基区接触杂质为浓硼，剂量为4×1015cm-2—6×1015cm-2，然后在1100℃—1200℃的温度下对注浓硼后的N型<111>外延片进行10min—30min的推结，使场环和基区接触区有一定的结深，保证了器件击穿电压要求。在N型<111>外延片的抛光面形浓硼环和基区接触区。硼环的存在可以提高器件的击穿电压和可靠性，浓硼接触区可以降低基区和金属电极的接触电阻，从而优化双极型器件的饱和压降等参数。如图3所示。
(2)、在淀积完氧化层的抛光面的场环区域内，进行三极管基区光刻，接着采用干法刻蚀工艺加工出基区注入窗口，进行剂量为5×1013cm-2—6×1013cm-2的硼注入，然后进行基区推结，形成三极管基区，所述基区推结同样为高温推结，其温度低于步骤(1)的推结的温度约50℃，保证步骤(1)中浓硼接触区的浓度不受影响。本实施例中，温度为1050℃—1150℃，时间为60min—100min。高温推结可以加大基区结深，为后面高温热氧化电极隔离介质层留出结深余量。
(3)、在三极管基区进行发射区图形光刻，接着采用干法刻蚀工艺加工出发射区注入窗口，通过该窗口进行发射区杂质注入，然后进行发射区一次推结，形成发射区；发射区杂质为剂量为3×1015cm-2—5×1015cm-2的砷，发射区一次推结温度为950℃—1000℃，时间为60min—150min。此步发射区一次推结为砷扩散，主要目的是激活砷。
(4)、将经过步骤(3)处理后的硅外延片抛光面上淀积电极隔离介质层，所述电极隔离介质层为SiO2，淀积SiO2的方式为热氧化工艺，其温度不高于基区二次推结温度，保证基区的结深不受热氧化高温影响。，例如950-1000℃。电极隔离介质层覆盖于N型<111>外延片氧化层表面和基区表面，厚度为热氧化生长的SiO2密度高，缺陷少，一方面可以作为电极隔离，防止器件表面穿通，另一方面还具有很强的抗辐照能力。
(5)、将步骤(4)中覆盖有热氧化电极隔离介质硅片的非抛光面进行一次减薄，减薄后的总厚度为380μm—400μm，主要是为了去除非抛光面的表面缺陷。
(6)、在减薄后的非抛光面溅射薄金，并进行金扩散，金扩散的同时完成发射区二次推结。溅射薄金的厚度为金扩散温度为975℃～1050℃，时间为20min～40min。
(7)、在对应于基区接触区和发射区的电极隔离介质层上形成基区和发射区金属电极；具体为：在对应于基区接触区和发射区的双层结构电极隔离介质层上进行电极接触孔光刻、腐蚀，形成欧姆接触窗口；通过蒸发的方式在欧姆接触窗口以及双层结构电极隔离介质层表面淀积一层铝硅铜合金，铝硅铜合金厚度为1.0μm—5.0μm；在铝硅铜合金层表面进行电极图形光刻、电极腐蚀，形成基区和发射区金属电极。接着进行正面金属淀积，然后再通过电极图形光刻、电极腐蚀，形成基区和发射区金属电极。
(8)、在金属电极以及双层结构电极隔离介质层表面形成钝化膜，然后在对应于基区和发射区金属电极的钝化膜上加工出基区和发射区键合区域；具体为：在金属电极以及双层结构电极隔离介质层表面依次淀积SiO2、BPSG和Si3N4，形成多层结构钝化膜，然后在对应于基区和发射区金属电极的钝化膜上进行光刻、刻蚀，露出键合区域。SiO2+BPSG+Si3N4的多层钝化结构，一方面对辐照感生的正电荷具有很强的固定作用，另一方面与金属电极应力匹配度好，对环境中湿气和杂质离子的阻挡能力也较强，保证了器件的可靠性和稳定性。
所述钝化膜为SiO2、BPSG和Si3N4三层结构，首先淀积的第一层为SiO2，其厚度为随后淀积的第二层为BPSG，其厚度为 最后淀积的第一层为Si3N4，其厚度为且作为优选方案，BPSG中质量比P∶B＝5∶3。
(9)将硅外延片的非抛光面进行二次减薄处理；
将步骤(8)中覆盖有多层结构钝化膜的N型<111>外延片的非抛光面进行减薄，减薄之后N型<111>外延片的总厚度为250μm—300μm。；
(10)在减薄后的非抛光面淀积金属，形成集电区金属电极，从而完成了具有双层电极隔离介质和多层钝化结构的抗辐照双极器件的制造。
所述淀积的金属依次为钛、镍、金，其中钛厚度为镍厚度为金厚度为
实施例1：
(1)、材料选择：如图2，选取<111>晶向的N型硅外延片1为衬底材料，硅片总厚度为525μm，N型外延厚度为8um，掺杂浓度为5×1015cm-3。
(2)、硼环和基区接触区：如图3，以硅N型<111>外延片1为基底材料，在该N<111>外延片的抛光面淀积氧化层2。然后进行三极管浓硼光刻，接着采用干法刻蚀工艺露出浓硼注入窗口，进行剂量为5×1015cm-2的浓硼注入，然后在1100℃的温度下对注硼后的N型<111>外延片进行20min的氧化推结。在N型<111>外延片的抛光面形成P型三极管硼环3和基区接触区4；
(3)、基区制造：如图4，在硼环3围绕的硅区内光刻基区图形，采用干法刻蚀工艺露出基区硼注入窗口，进行剂量为6×1013cm-2的基区硼注入，然后在1050℃的温度下对注硼后的N型<111>外延片进行80min的氧化推结。在N型<111>外延片的抛光面形成P型三极管基区5；
(4)、发射区制造：如图5，在三极管基区5的区域内光刻发射区图形，采用干法刻蚀工艺露出砷注入窗口，进行剂量为4×1015cm-2的发射区砷注入，然后进行温度为950℃，时间为60min的砷扩散，形成三极管N型发射区6；
(5)、电极隔离介质层：如图6，对带有三极管基区和发射区结构的N型<111>外延片抛光面进行热氧化，氧化温度为950℃，厚度为形成一层高密度低缺陷的热氧SiO2电极隔离介质层7；
(6)、一次减薄：将N型<111>外延片从非抛光面进行一次减薄，减薄后的厚度为400μm；
(7)、薄金溅射：如图7，将减薄后的N型<111>外延片非抛光面溅射一层薄金8，厚度为
(8)、扩金：如图8，将非抛光面溅射有薄金的N型<111>外延片进行扩金，温度为1030℃，时间为30min；
(9)、正面金属电极：如图9，在对应于基区接触区和发射区的热氧化电极隔离介质层上进行电极接触孔光刻、刻蚀，接着进行正面金属铝硅铜合金淀积，厚度为2um，然后再通过电极图形光刻、电极刻蚀，形成基区金属电极9，发射区金属电极10，基区金属电极9，发射区金属电极10不连通；
(10)表面钝化：如图10，在金属电极以及双层结构电极隔离介质层表面依次淀积SiO2厚度BPSG厚度Si3N4厚度形成一种多层结构钝化膜11，然后在对应于基区和发射区金属电极的钝化膜进行光刻、刻蚀，露出基极键合区12，发射极键合区13；
(11)二次减薄：将N型<111>外延片从非抛光面进行二次减薄，减薄后的厚度为250μm；
(12)背面金属电极：如图11，将减薄后的N型<111>外延片非抛光面依次淀积金属钛、镍、金金属层，其中钛厚度为镍厚度为金厚度为形成集电极金属电极14。
实施例2：
(1)、材料选择：如图2，选取N型<111>晶向的N型硅外延片1为衬底材料，硅片总厚度为500μm，N型外延厚度为7um，掺杂浓度为6×1015cm-3。
(2)、硼环和基区接触区：如图3，以硅N型<111>外延片1为基底材料，在该N<111>外延片的抛光面淀积氧化层2。然后进行三极管浓硼光刻，接着采用干法刻蚀工艺露出浓硼注入窗口，进行剂量为6×1015cm-2的浓硼注入，然后在1200℃的温度下对注硼后的N型<111>外延片进行30min的氧化推结。在N型<111>外延片的抛光面形成P型三极管硼环3和基区接触区4；
(3)、基区制造：如图4，在硼环3围绕的硅区内光刻基区图形，采用干法刻蚀工艺露出基区硼注入窗口，进行剂量为6×1013cm-2的基区硼注入，然后在1150℃的温度下对注硼后的N型<111>外延片进行100min的氧化推结。在N型<111>外延片的抛光面形成P型三极管基区5；
(4)、发射区制造：如图5，在三极管基区5的区域内光刻发射区图形，采用干法刻蚀工艺露出砷注入窗口，进行剂量为5×1015cm-2的发射区砷注入，然后进行温度为950℃，时间为60min的砷扩散，形成三极管N型发射区6；
(5)、电极隔离介质层：如图6，对带有三极管基区和发射区结构的N型<111>外延片抛光面进行热氧化，氧化温度为1000℃，厚度为形成一层高密度低缺陷的热氧SiO2电极隔离介质层7；
(6)、一次减薄：将N型<111>外延片从非抛光面进行一次减薄，减薄后的厚度为390μm；
(7)、薄金溅射：如图7，将减薄后的N型<111>外延片非抛光面溅射一层薄金8，厚度为
(8)、扩金：如图8，将非抛光面溅射有薄金的N型<111>外延片进行扩金，温度为1050℃，时间为20min；
(9)、正面金属电极：如图9，在对应于基区接触区和发射区的热氧化电极隔离介质层上进行电极接触孔光刻、刻蚀，接着进行正面金属铝硅铜合金淀积，厚度为5um，然后再通过电极图形光刻、电极刻蚀，形成基区金属电极9，发射区金属电极10，基区金属电极9，发射区金属电极10不连通；
(10)表面钝化：如图10，在金属电极以及双层结构电极隔离介质层表面依次淀积SiO2厚度BPSG厚度Si3N4厚度形成一种多层结构钝化膜11，然后在对应于基区和发射区金属电极的钝化膜进行光刻、刻蚀，露出基极键合区12，发射极键合区13；
(11)二次减薄：将N型<111>外延片从非抛光面进行二次减薄，减薄后的厚度为250μm；
(12)背面金属电极：如图11，将减薄后的N型<111>外延片非抛光面依次淀积金属钛、镍、金金属层，其中钛厚度为镍厚度为金厚度为形成集电极金属电极14。
实施例3：
(1)、材料选择：如图2，选取<111>晶向的N型硅外延片1为衬底材料，硅片总厚度为450μm，N型外延厚度为5um，掺杂浓度为4×1015cm-3。
(2)、硼环和基区接触区：如图3，以硅N型<111>外延片1为基底材料，在该N<111>外延片的抛光面淀积氧化层2。然后进行三极管浓硼光刻，接着采用干法刻蚀工艺露出浓硼注入窗口，进行剂量为4×1015cm-2的浓硼注入，然后在1150℃的温度下对注硼后的N型<111>外延片进行10min的氧化推结。在N型<111>外延片的抛光面形成P型三极管硼环3和基区接触区4；
(3)、基区制造：如图4，在硼环3围绕的硅区内光刻基区图形，采用干法刻蚀工艺露出基区硼注入窗口，进行剂量为6×1013cm-2的基区硼注入，然后在1100℃的温度下对注硼后的N型<111>外延片进行60min的氧化推结。在N型<111>外延片的抛光面形成P型三极管基区5；
(4)、发射区制造：如图5，在三极管基区5的区域内光刻发射区图形，采用干法刻蚀工艺露出砷注入窗口，进行剂量为3×1015cm-2的发射区砷注入，然后进行温度为950℃，时间为60min的砷扩散，形成三极管N型发射区6；
(5)、电极隔离介质层：如图6，对带有三极管基区和发射区结构的N型<111>外延片抛光面进行热氧化，氧化温度为975℃，厚度为形成一层高密度低缺陷的热氧SiO2电极隔离介质层7；
(6)、一次减薄：将N型<111>外延片从非抛光面进行一次减薄，减薄后的厚度为380μm；
(7)、薄金溅射：如图7，将减薄后的N型<111>外延片非抛光面溅射一层薄金8，厚度为
(8)、扩金：如图8，将非抛光面溅射有薄金的N型<111>外延片进行扩金，温度为975℃，时间为40min；
(9)、正面金属电极：如图9，在对应于基区接触区和发射区的热氧化电极隔离介质层上进行电极接触孔光刻、刻蚀，接着进行正面金属铝硅铜合金淀积，厚度为2um，然后再通过电极图形光刻、电极刻蚀，形成基区金属电极9，发射区金属电极10，基区金属电极9，发射区金属电极10不连通；
(10)表面钝化：如图10，在金属电极以及双层结构电极隔离介质层表面依次淀积SiO2厚度BPSG厚度Si3N4厚度形成一种多层结构钝化膜11，然后在对应于基区和发射区金属电极的钝化膜进行光刻、刻蚀，露出基极键合区12，发射极键合区13；
(11)二次减薄：将N型<111>外延片从非抛光面进行二次减薄，减薄后的厚度为250μm；
(12)背面金属电极：如图11，将减薄后的N型<111>外延片非抛光面依次淀积金属钛、镍、金金属层，其中钛厚度为镍厚度为金厚度为形成集电极金属电极14。
本发明制造的纳秒级抗辐照高速开关双极器件，采用发射区砷注入、后扩金工艺、高温热氧化电极隔离介质以及SiO2+BPSG+Si3N4多层钝化结构，在提高器件开关速度的同时加强了器件抗低剂量率辐照的能力。
图12和图13分别为在横向版图相同的情况下，采用本发明制造的器件、传统扩金的器件和无扩金的器件开启时间和关断时间对比曲线。图12中：无扩金10只器件开启时间的平均值为76.51ns，采用传统扩金工艺的10只器件开启时间平均值为27.41ns；而采用本发明扩金工艺的器件开启时间平均值为8.87ns，较无扩金器件开启时间缩短了88.4％，较传统扩金器件开启时间缩短了67.6％。图13中：无扩金10只器件关断时间的平均值为219.21ns，采用传统扩金工艺的10只器件开启时间平均值为111.21ns；而采用本发明扩金工艺的器件开启时间平均值为18.07ns，较无扩金器件开启时间缩短了91.8％，较传统扩金器件开启时间缩短了83.8％。可以看到，采用本发明工艺制造的器件开关速度获得了很大的提高，达到了纳秒级。此外，本发明扩金工艺较传统扩金工艺避免了扩金后再经过多次热循环，因而在提高开关速度的同时还保证了同批次产品开关时间的一致性和均匀性。
图14为在横向版图相同的情况下，采用本发明方法制造的器件和传统结构双极型器件，在经过总剂量100Krad(Si)，剂量率0.01rad(Si)/s的辐照后，器件电流增益的变化情况。可以看到，采用传统结构制造的双极型器件辐照前后，10只样品的电流增益均值由74.84下降至21.41，衰减率高达71.4％。而采用本发明方法制造的双极型器件辐照前后，10只样品的电流增益均值由67.61下降至58.37，衰减率仅为13.7％。表明本发明的制造方法切实可靠，制造的双极型器件具有非常强的抗低剂量率辐照能力。
本说明书中未进行详细描述部分属于本领域技术人员公知常识。
Claims (9)
1.一种纳秒级抗辐照NPN型双极晶体管制造方法，其特征在于步骤如下：
(1)、在N型硅外延片的抛光面上淀积氧化层，在淀积完氧化层的抛光面进行场环和基区接触区图形光刻，接着加工出场环和基区接触区注入窗口，注入场环和基区接触杂质，并进行推结，形成场环和基区接触区；
(2)、在淀积完氧化层的抛光面的场环区域内，进行三极管基区图光刻，接着加工出基区注入窗口，通过该窗口为基区注入基区杂质，并进行基区推结，制造三极管基区；
(3)、在三极管基区进行发射区图形光刻，接着加工出发射区注入窗口，通过该窗口进行发射区杂质注入，然后进行发射区一次推结，形成发射区；
(4)、将经过步骤(3)处理后的外延片抛光面上淀积电极隔离介质层；
(5)、将硅外延片的非抛光面进行一次减薄处理；
(6)、在减薄后的非抛光面溅射薄金，并进行金扩散，金扩散的同时完成发射区二次推结；
(7)、在对应于基区接触区和发射区的电极隔离介质层上形成基区和发射区金属电极；
(8)、在金属电极以及双层结构电极隔离介质层表面形成钝化膜，然后在对应于基区和发射区金属电极的钝化膜上加工出基区和发射区键合区域；
(9)、将硅外延片的非抛光面进行二次减薄处理；
(10)、在二次减薄后的非抛光面淀积金属，形成集电区金属电极，从而完成了纳秒级抗辐照高速开关双极晶体管的制造。
2.根据权利要求1所述的一种纳秒级抗辐照NPN型双极晶体管制造方法，其特征在于所述步骤(1)中推结为高温推结，温度取值范围为：1100℃—1200℃。
3.根据权利要求1所述的一种纳秒级抗辐照NPN型双极晶体管制造方法，其特征在于所述步骤(2)中的基区推结为高温推结，温度取值范围为：1050℃—1150℃。
4.根据权利要求1所述的一种纳秒级抗辐照NPN型双极晶体管制造方法，其特征在于步骤(4)中所述电极隔离介质层为SiO2，淀积SiO2的方式为热氧化，其温度不高于基区推结温度。
5.根据权利要求1所述的一种纳秒级抗辐照NPN型双极晶体管制造方法，其特征在于所述电极隔离介质层的厚度为
6.根据权利要求1所述的一种纳秒级抗辐照NPN型双极晶体管制造方法，其特征在于所述钝化膜为SiO2、BPSG和Si3N4三层结构，首先淀积的第一层为SiO2，随后淀积的第二层为BPSG，最后淀积的第三层为Si3N4。
7.根据权利要求1所述的一种纳秒级抗辐照NPN型双极晶体管制造方法，其特征在于：所述步骤(6)中减薄之后非抛光面溅射薄金厚度为进行金扩散的温度为975℃～1050℃，时间为20min～40min。
8.根据权利要求1所述的一种纳秒级抗辐照NPN型双极晶体管制造方法，其特征在于：所述步骤(1)中淀积氧化层厚度为
9.根据权利要求1所述的一种纳秒级抗辐照NPN型双极晶体管制造方法，其特征在于：所述步骤(10)中淀积的金属依次为钛、镍、金，其中钛厚度为镍厚度为金厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711115312.7A CN108039320A (zh) | 2017-11-13 | 2017-11-13 | 一种纳秒级抗辐照npn型双极晶体管制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711115312.7A CN108039320A (zh) | 2017-11-13 | 2017-11-13 | 一种纳秒级抗辐照npn型双极晶体管制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108039320A true CN108039320A (zh) | 2018-05-15 |
Family
ID=62092724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711115312.7A Pending CN108039320A (zh) | 2017-11-13 | 2017-11-13 | 一种纳秒级抗辐照npn型双极晶体管制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108039320A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109411348A (zh) * | 2018-11-21 | 2019-03-01 | 山东农业工程学院 | 一种大功率抗辐射晶体管芯片设计的方法及芯片 |
| CN109494250A (zh) * | 2018-11-20 | 2019-03-19 | 山东农业工程学院 | 一种小功率抗辐射晶体管芯片及制备方法 |
| CN110828549A (zh) * | 2019-11-14 | 2020-02-21 | 西安微电子技术研究所 | 一种保护环掺杂抗辐射晶体管结构及其制备方法 |
| CN111384154A (zh) * | 2019-09-06 | 2020-07-07 | 电子科技大学 | 抗辐照双极器件 |
| CN112864230A (zh) * | 2021-03-12 | 2021-05-28 | 深圳市昭矽微电子科技有限公司 | 双极晶体管及其制作方法 |
| CN113410135A (zh) * | 2021-06-15 | 2021-09-17 | 西安微电子技术研究所 | 一种抗辐照结型场效应晶体管的制作方法 |
| CN113517339A (zh) * | 2021-03-23 | 2021-10-19 | 江苏新顺微电子股份有限公司 | 高温高压的钳位保护的器件结构及制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4290188A (en) * | 1979-01-31 | 1981-09-22 | Fujitsu Limited | Process for producing bipolar semiconductor device utilizing predeposition of dopant and a polycrystalline silicon-gold film followed by simultaneous diffusion |
| CN102201434A (zh) * | 2010-11-26 | 2011-09-28 | 宜昌市晶石电力电子有限公司 | 一种高频晶闸管 |
| CN106653601A (zh) * | 2016-11-14 | 2017-05-10 | 北京时代民芯科技有限公司 | 一种抗低剂量率辐照的双极器件制造方法 |
-
2017
- 2017-11-13 CN CN201711115312.7A patent/CN108039320A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4290188A (en) * | 1979-01-31 | 1981-09-22 | Fujitsu Limited | Process for producing bipolar semiconductor device utilizing predeposition of dopant and a polycrystalline silicon-gold film followed by simultaneous diffusion |
| CN102201434A (zh) * | 2010-11-26 | 2011-09-28 | 宜昌市晶石电力电子有限公司 | 一种高频晶闸管 |
| CN106653601A (zh) * | 2016-11-14 | 2017-05-10 | 北京时代民芯科技有限公司 | 一种抗低剂量率辐照的双极器件制造方法 |
Non-Patent Citations (2)
| Title |
|---|
| H.N.GHOSH ET AL: "An Arsenic Emitter Structure for High-Performance Silicon Transistors", 《IBM JOURNAL OF RESEARCH AND DEVELOPMENT》 * |
| 潘江桥 等: "《航天电子互联技术》", 31 December 2015, 中国宇航出版社 * |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109494250A (zh) * | 2018-11-20 | 2019-03-19 | 山东农业工程学院 | 一种小功率抗辐射晶体管芯片及制备方法 |
| CN109411348A (zh) * | 2018-11-21 | 2019-03-01 | 山东农业工程学院 | 一种大功率抗辐射晶体管芯片设计的方法及芯片 |
| CN109411348B (zh) * | 2018-11-21 | 2023-03-28 | 山东农业工程学院 | 一种大功率抗辐射晶体管芯片设计的方法及芯片 |
| CN111384154A (zh) * | 2019-09-06 | 2020-07-07 | 电子科技大学 | 抗辐照双极器件 |
| CN110828549A (zh) * | 2019-11-14 | 2020-02-21 | 西安微电子技术研究所 | 一种保护环掺杂抗辐射晶体管结构及其制备方法 |
| CN110828549B (zh) * | 2019-11-14 | 2022-08-16 | 西安微电子技术研究所 | 一种保护环掺杂抗辐射晶体管结构及其制备方法 |
| CN112864230A (zh) * | 2021-03-12 | 2021-05-28 | 深圳市昭矽微电子科技有限公司 | 双极晶体管及其制作方法 |
| CN113517339A (zh) * | 2021-03-23 | 2021-10-19 | 江苏新顺微电子股份有限公司 | 高温高压的钳位保护的器件结构及制造方法 |
| CN113410135A (zh) * | 2021-06-15 | 2021-09-17 | 西安微电子技术研究所 | 一种抗辐照结型场效应晶体管的制作方法 |
| CN113410135B (zh) * | 2021-06-15 | 2023-06-30 | 西安微电子技术研究所 | 一种抗辐照结型场效应晶体管的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108039320A (zh) | 一种纳秒级抗辐照npn型双极晶体管制造方法 | |
| CN101176194B (zh) | 半导体器件及其制造方法 | |
| CN106653601B (zh) | 一种抗低剂量率辐照的双极器件制造方法 | |
| CN107017315B (zh) | 背电极结构的阻挡杂质带探测器的制造方法 | |
| CN104810283B (zh) | 一种适用于压接式封装的igbt芯片制造方法 | |
| CN102916042A (zh) | 逆导igbt器件结构及制造方法 | |
| CN109860334B (zh) | 一种匹配hf/hno3体系选择性刻蚀的高质量磷扩散方法 | |
| CN112164652A (zh) | 一种对角通流方胞igbt及其制造方式 | |
| US20200144428A1 (en) | High-frequency absorption diode chip and method of producing the same | |
| CN113013259A (zh) | 一种低导通压降肖特基二极管结构及其制备方法 | |
| CN103489776A (zh) | 一种实现场截止型绝缘栅双极型晶体管的工艺方法 | |
| CN111341650B (zh) | 一种减小三极管反向放大倍数的泡发射磷扩散工艺方法 | |
| CN201985100U (zh) | 硅pnp型高频小功率晶体管 | |
| CN112992664B (zh) | 一种基于离子注入的高厄利电压npn晶体管制备方法 | |
| CN104779277B (zh) | 一种异质结场阻结构的igbt及其制备方法 | |
| JPS61296767A (ja) | 半導体装置の製造方法 | |
| CN116598294A (zh) | 一种基于氢控制的半导体器件及制备方法 | |
| CN108155097B (zh) | 多晶硅肖特基二极管的制作方法 | |
| RU845678C (ru) | Способ изготовлени ВЧ р- @ -р транзисторов | |
| CN110265476A (zh) | 一种igbt芯片及其背面实现方法 | |
| CN118099199A (zh) | 一种适用于igbt器件制造的三维半导体衬底晶圆和方法 | |
| US3900351A (en) | Method of producing semiconductor integrated circuits with improved isolation structure | |
| CN115241065A (zh) | 一种集成双向tvs二极管功率器件芯片的制作方法 | |
| CN112117326A (zh) | Mos器件的制备方法及mos器件 | |
| CN116779665A (zh) | 一种栅极电容可调的igbt芯片及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180515 |
|
| RJ01 | Rejection of invention patent application after publication |