CN108493108B - 一种高压快速软恢复二极管的制造方法 - Google Patents
一种高压快速软恢复二极管的制造方法 Download PDFInfo
- Publication number
- CN108493108B CN108493108B CN201810469464.5A CN201810469464A CN108493108B CN 108493108 B CN108493108 B CN 108493108B CN 201810469464 A CN201810469464 A CN 201810469464A CN 108493108 B CN108493108 B CN 108493108B
- Authority
- CN
- China
- Prior art keywords
- silicon wafer
- region
- anode
- temperature
- minority carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 76
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 76
- 239000010703 silicon Substances 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 18
- -1 phosphorus ions Chemical class 0.000 claims abstract description 17
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 14
- 239000011574 phosphorus Substances 0.000 claims abstract description 14
- 230000002441 reversible effect Effects 0.000 claims abstract description 14
- 229910052796 boron Inorganic materials 0.000 claims abstract description 13
- 230000000670 limiting effect Effects 0.000 claims abstract description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract description 8
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- 230000003647 oxidation Effects 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 230000008021 deposition Effects 0.000 claims abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 23
- 229910052760 oxygen Inorganic materials 0.000 claims description 23
- 239000001301 oxygen Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 239000005360 phosphosilicate glass Substances 0.000 claims description 10
- 230000000873 masking effect Effects 0.000 claims description 9
- 239000004642 Polyimide Substances 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 230000007547 defect Effects 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 238000005275 alloying Methods 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 238000009377 nuclear transmutation Methods 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000004857 zone melting Methods 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 238000009826 distribution Methods 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 4
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 abstract description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 abstract 1
- 238000002513 implantation Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 230000003902 lesion Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种高压快速软恢复二极管的制造方法，先在硅片下表面采用磷离子注入，经氧化后、高温推进后形成具有深结且低掺杂浓度梯度的n缓冲层；接着在上表面进行硼离子注入，经氧化推进后形成p阳极区、p电阻区及终端区的多个p场限环；然后通过杂质磷的预沉积分别在上表面和下表面形成n+截止环和n+阴极区；芯片完成后，在阳极侧依次采用低能电子辐照和高能氢离子局部辐照，以获得特殊的少子寿命分布。本发明方法制造的高压二极管，具有高的击穿电压及快速且软的反向恢复特性，而且可以很好的缓解有源区边缘处的电流集中，并提高其抗动态雪崩的能力，具有较高的可靠性。
Description
技术领域
本发明属于电力半导体器件技术领域，涉及一种高压快速软恢复二极管的制造方法。
背景技术
随着绝缘栅双极晶体管(IGBT)模块的快速发展，对其中续流二极管的性能要求也越来越高，不仅要求该二极管有高耐压、低损耗、快速且软的反向恢复特性，而且有高可靠性和低成本，所以对高压快速软恢复二极管(FSRD)的研发非常迫切。
为了获得快速的恢复特性，FSRD通常采用两种方法：一是通过降低阳极区的掺杂浓度或厚度并减薄n-区厚度，可以减少导通时注入到n-区的载流子数量；但要减薄n-区厚度不仅受制于二极管的击穿电压，而且厚度过薄会降低其抗动态雪崩的能力，故降低阳极区的浓度或厚度可以有效地控制阳极侧的空穴注入效率，从而获得较快的反向恢复速度。二是通过扩金、扩铂、高能电子辐照、H+辐照或者He++ 辐照等寿命控制技术在n-区引入深能级复合中心，以降低其中的载流子寿命；但是深能级复合中心的引入会增加反向漏电流和正向导通压降，导致二极管的静态功耗增加。
为了实现软的恢复特性，FSRD通常采用两种方法：一是提高阴极侧的掺杂浓度，并使之高于阳极侧。二是在阴极侧n+区与n-区之间增加一个较低掺杂浓度的n缓冲层，在反向恢复末期可以延缓载流子的抽取，维持反向恢复末期的拖尾电流，以获得软的恢复能力。
为了提高耐压，FSRD通常需采用合适的结终端技术。常用的平面终端技术包括场板(FP)、场限环(FLR)、结终端延伸(JTE)、横向变掺杂(VLD)及复合结终端技术等。其中场限环终端结构工艺简单，可以与主结同时扩散形成，无需增加工艺步骤。通过选取合适的环宽、环间距及个数，可以减小pn结的曲率，使终端击穿电达到 90％以上的体内击穿电压。
在实际高压FSRD的研发中，为了兼顾器件的性能和可靠性等问题，不仅要合理的设计器件结构参数，而且要设计合理的制造工艺流程及其制作方法。目前还没有这方面的公开信息。
发明内容
本发明的目的是提供一种高压快速软恢复二极管(FSRD)的制造方法，解决了现有技术条件下在高压快速软恢复二极管制作过程中，没有完备科学的工艺流程设计，无法兼顾性能和可靠性，影响了高压快速软恢复二极管制作质量的问题。
本发明所采用的技术方案是，一种高压快速软恢复二极管的制造方法，按照以下步骤实施：
步骤1、选用高阻区熔中子嬗变掺杂单晶抛光硅片，在该硅片的下表面进行磷离子注入及高温退火；然后在高温下进行干氧-湿氧-干氧交替氧化，在硅片表面生成掩蔽膜；接着对上述硅片进行长时间的高温推进，以形成下表面的n缓冲层；
步骤2、对步骤1处理后的硅片上表面进行光刻，形成有源区与终端区的硼离子注入窗口；
步骤3、对步骤2处理后的硅片上表面，进行硼离子注入，再在高温下退火；然后在高温下进行干氧-湿氧-干氧交替氧化，在硅片表面生成掩蔽膜；同时推进n-区上表面形成p阳极区、p电阻区以及终端区的多个p场限环的深度，以及下表面的n缓冲层的深度；
步骤4、对步骤3处理后的硅片上表面进行光刻，在终端区表面形成n+截止环的扩散窗口，同时去掉下表面的氧化层；
步骤5、对步骤4处理后的硅片进行高温磷预沉积，在下表面形成n+阴极区，同时在上表面的终端区形成n+截止环；至此，在硅片上形成具有pn-nn+结构的二极管芯片；
步骤6、对步骤5处理后的硅片上表面，采用化学气相淀积形成磷硅玻璃层，并在高温下使之致密化；接着在硅片上表面进行光刻，形成阳极接触孔，然后在高温下进行磷硅玻璃的回流；
步骤7、对步骤6处理后的硅片上表面蒸铝膜，接着进行铝膜反刻；然后在硅片下表面溅射钛/镍/银三层金属膜，并合金化，在上表面的有源区形成二极管芯片阳极、下表面形成二极管芯片阴极；
步骤8、对步骤7处理后的硅片采用高密度等离子体化学汽相淀积形成致密的半绝缘多晶硅膜，并反刻；再采用高密度等离子体化学汽相淀积形成致密的氮化硅膜，并反刻；接着在硅片上表面甩聚酰亚胺，并反刻；最后进行聚酰亚胺固化，形成终端区的多层钝化膜；
步骤9、对步骤8处理后的硅片上表面，先采用低能电子辐照，进行整体的少子寿命控制，并通过控制辐照剂量，使其阴极侧的缺陷浓度略低于阳极侧的缺陷浓度，达到阴极侧有较高的少子寿命、阳极侧有较低的少子寿命；
步骤10、对步骤9处理后的硅片有源区和电阻区的上表面，采用高能氢离子进行局部辐照，并在低温下退火，进一步降低阳极有源区和电阻区pn结下方n-区内的少子寿命，完成高压快速软恢复二极管的制造。
本发明的有益效果是，通过磷离子注入及后续的逐步高温推进，形成结深较深、掺杂浓度梯度较缓的n缓冲层，不仅可以降低n-n结处的峰值电场强度，提高其抗动态雪崩的能力，而且获得较软的反向恢复特性；通过硼离子注入及后续的高温推进同时形成结深较浅、掺杂浓度较低p阳极区、p电阻区以及终端区的多个p场限环，不仅可以很好的控制阳极侧的空穴注入效率，提高二极管的快速恢复特性，而且p电阻区可以很好的缓解有源区边缘处的电流集中；通过低能电子辐照和高能氢离子辐照相结合，能够获得特殊的少子寿命分布，不仅实现了快速且软的反向恢复特性，而且降低了终端漏电流。该方法适用于3.3kV及其以上电压等级的快速软恢复二极管的制造。
附图说明
图1是本发明方法所要制造的高压快速软恢复二极管剖面图；
图2a-图2g是本发明方法的制造过程中各步骤剖面示意图；
图3是本发明方法所制造的高压快速软恢复二极管的掺杂浓度分布和少子寿命控制示意图。
具体实施方式
如图1，本发明方法制造对象的高压快速软恢复二极管(FSRD) 的结构是，有源区采用pn-nn+结构，阳极区为中等浓度的浅p区，n- 区为耐压层，阴极区为高浓度的浅n+区，在n-区与n+区之间设置有低浓度的厚n缓冲层；终端区采用场限环结构，场限环的外围设置一个n+截止环，以提高终端耐压的稳定性；在有源区与终端区之间设置一个电阻区，以改善该处的电流集中。阴极区下方设有阴极(K)，阳极区上方设有阳极(A)，终端区的多个p场限环区和p电阻区上方共同设有多层钝化膜。
本发明高压快速软恢复二极管的制造方法，按照以下步骤实施：
步骤1、选用高阻区熔中子嬗变掺杂(NTD)单晶抛光硅片，在该硅片的下表面进行磷离子(P+)注入及高温退火，以消除P+注入引起的晶格损伤；然后在高温下进行干氧-湿氧-干氧交替氧化，在硅片表面生成掩蔽膜；接着对上述硅片进行长时间的高温推进，以形成下表面的n缓冲层；
步骤2、对步骤1处理后的硅片上表面进行光刻，形成有源区与终端区的硼离子(B+)注入窗口；
步骤3、对步骤2处理后的硅片上表面，进行硼离子(B+)注入，再在高温下退火，以消除硼离子(B+)注入引起的晶格损伤；然后在高温下进行干氧-湿氧-干氧交替氧化，在硅片表面生成掩蔽膜；同时推进n-区上表面形成p阳极区、p电阻区以及终端区的多个p场限环的深度，以及下表面的n缓冲层的深度；
步骤4、对步骤3处理后的硅片上表面进行光刻，在终端区表面形成n+截止环的扩散窗口，同时去掉下表面的氧化层；
步骤5、对步骤4处理后的硅片进行高温磷预沉积，在下表面形成n+阴极区，同时在上表面的终端区形成n+截止环；至此，在硅片上形成具有pn-nn+结构的二极管芯片；
步骤6、对步骤5处理后的硅片上表面，采用化学气相淀积(CVD) 形成磷硅玻璃(PSG)层，并在高温下使之致密化；接着在硅片上表面进行光刻，形成阳极接触孔，然后在高温下进行PSG回流；
步骤7、对步骤6处理后的硅片上表面蒸铝(Al)膜，接着进行铝(Al)膜反刻；然后在硅片下表面溅射钛/镍/银(Ti/Ni/Ag)三层金属膜，并合金化，在上表面的有源区形成二极管芯片阳极(A)、下表面形成二极管芯片阴极(K)；
步骤8、对步骤7处理后的硅片采用高密度等离子体化学汽相淀积(HDP-CVD)形成致密的半绝缘多晶硅(SIPOS)膜，并反刻；再采用HDP-CVD形成致密的氮化硅(Si3N4)膜，并反刻；接着在硅片上表面甩聚酰亚胺，并反刻；最后进行聚酰亚胺固化，形成终端区的多层钝化膜；
步骤9、对步骤8处理后的硅片上表面，先采用低能电子辐照，进行整体的少子寿命控制，并通过控制辐照剂量，使其阴极侧的缺陷浓度略低于阳极侧的缺陷浓度，达到阴极侧有较高的少子寿命、阳极侧有较低的少子寿命；
步骤10、对步骤9处理后的硅片有源区和电阻区的上表面，采用高能氢离子(H+)进行局部辐照，并在低温下退火，进一步降低阳极有源区和电阻区pn结下方n-区内的少子寿命，完成高压快速软恢复二极管的制造；形成局部的损伤分布。最后进行测试、划片、封装，即成。
实施例
本发明的高压快速软恢复二极管的制造方法，按照以下步骤实施：
步骤1、选用原始高阻区熔中子嬗变掺杂(NTD)单晶硅片，双面抛光；然后在能量为50～90keV、剂量为5×1013～1×1015cm-2、倾斜角为7°的条件下，进行磷离子(P+)注入，再在850℃温度下退火 30分钟，以消除P+注入引起的晶格损伤；接着在1150～1200℃范围内，交替进行干氧-湿氧-干氧的氧化反应9小时，在硅片表面生成掩蔽膜；在1250℃高温下推进15～20小时，形成n缓冲层，形成的剖面如图2a所示；
步骤2、对步骤1处理后的硅片上表面进行光刻，形成有源区与终端区的硼离子注入窗口，形成的剖面如图2b所示；
步骤3、对步骤2处理后的硅片上表面，在能量为50～90keV、剂量为5×1014～5×1015cm-2、倾斜角7°的条件下，进行硼离子(B+)注入，再在900℃温度下退火30分钟，以消除B+注入引起的晶格损伤；然后在1200℃进行干氧-湿氧-干氧交替氧化5小时，在硅片表面生成掩蔽膜；同时推进n-区上表面同时形成p阳极区、p电阻区以及终端区的多个p场限环，以及下表面的n缓冲层，形成的剖面如图2c所示；
步骤4、对步骤3处理后的硅片上表面进行光刻，在终端区表面形成n+截止环的扩散窗口，同时去掉下表面(背面n场阻止层)的氧化层，形成的剖面如图2d所示；
步骤5、对步骤4处理后的硅片在900～1000℃温度下进行磷预沉积40～60分钟，在下表面形成n+阴极区，同时在上表面的终端区形成 n+截止环。至此，在硅片上形成n缓冲层的结深为30～40μm，p阳极区、p电阻区及终端区的多个p场限环的结深为8～12μm，n+阴极区和n+截止环的结深为4～6μm，形成的剖面如图2e所示；
步骤6、对步骤5处理后的硅片上表面采用化学气相淀积(CVD) 方法，反应体系为SiH4-PH3-O2，温度为450℃，在硅片上表面终端区形成磷硅玻璃(PSG)层，然后在1050℃温度下致密30分钟；接着在上表面进行PSG光刻，形成阳极接触孔，然后在1050℃温度下进行PSG回流30分钟。
步骤7、对步骤6处理后的硅片上表面蒸铝(Al)膜，厚度为4μm；接着进行Al膜反刻；然后在硅片下表面溅射钛/镍/银(Ti/Ni/Ag)三层金属膜，并合金化，在上表面的有源区形成二极管芯片阳极(A)、下表面形成具有三层金属化膜的二极管芯片阴极(K)；
步骤8、对步骤7处理后的硅片采用高密度等离子体化学汽相淀积(HDP-CVD)形成致密的半绝缘多晶硅(SIPOS)膜，并反刻；再采用HDP-CVD形成致密的氮化硅(Si3N4)膜，并反刻；接着在硅片上表面甩聚酰亚胺，并反刻；最后在300℃温度下进行聚酰亚胺固化，固化时间30～60分钟，形成终端区的多层钝化膜；
步骤9、对步骤8处理后的硅片的上表面，先采用能量为 400～700keV的电子辐照，进行整体的少子寿命控制，并通过控制辐照剂量，使其阴极侧的缺陷浓度略低于阳极侧的缺陷浓度；达到阴极侧有较高的少子寿命、阳极侧有较低的少子寿命。低能电子辐照示意图如图2f所示。
步骤10、对步骤9处理后的硅片有源区和电阻区的上表面，采用能量为1～2MeV、剂量为1012～1013cm-2的高能氢离子(H+)进行局部辐照，并在200～400℃温度下退火30分钟，进一步降低阳极有源区和电阻区pn结下方n-区内的少子寿命，完成高压快速软恢复二极管的制造。高能H+辐照示意图如图2g所示。最后进行特性测试、划片、封装，即成。
本发明上述的实施例制造的高压快速软恢复二极管，最终形成的掺杂分布和辐照损伤分布如图3所示。通过上述工艺步骤在硅衬底上形成了具有pn-nn+结构的高压快速软恢复二极管；通过低能电子辐照在二极管阳极侧和阴极侧形成不同的缺陷分布，使得阳极侧具有较低的少子寿命、阴极侧具有较高的少子寿命；通过局部H+辐照在二极管有源区和电阻区pn结下方的n-区内形成局部的损伤分布，进一步降低了该处的少子寿命，从而达到通过少子寿命控制来获得快速、软恢复的电学特性。
综上所述，本发明方法，采用磷离子注入及高温推进，在硅片下表面形成结深较深且掺杂浓度梯度较小的n缓冲层；采用硼离子注入及高温推进，在硅片上表面同时形成结深较浅且浓度较低的p阳极区、p电阻区及终端区的多个p场限环；采用低能电子和H+辐照相结合，形成特殊的少子浓度分布，可以获得电学特性良好、可靠性较高的高压快速软恢复二极管。
Claims (1)
1.一种高压快速软恢复二极管的制造方法，其特征在于，按照以下步骤实施：
步骤1、选用高阻区熔中子嬗变掺杂单晶抛光硅片，在该硅片的下表面进行磷离子注入及高温退火；然后在高温下进行干氧-湿氧-干氧交替氧化，在硅片表面生成掩蔽膜；接着对上述硅片进行长时间的高温推进，以形成下表面的n缓冲层，
具体工艺参数是：在能量为50～90keV、剂量为5×1013～1×1015cm-2、倾斜角为7°的条件下，进行磷离子注入，再在850℃温度下退火30分钟，以消除磷离子注入引起的晶格损伤；接着在1150～1200℃范围内，交替进行干氧-湿氧-干氧的氧化反应9小时，在硅片表面生成掩蔽膜；在1250℃高温下推进15～20小时，形成n缓冲层；
步骤2、对步骤1处理后的硅片上表面进行光刻，形成有源区与终端区的硼离子注入窗口；
步骤3、对步骤2处理后的硅片上表面，在能量为50～90keV、剂量为5×1014～5×1015cm-2、倾斜角7°的条件下，进行硼离子注入，再在900℃温度下退火30分钟，以消除硼离子注入引起的晶格损伤；然后在1200℃进行干氧-湿氧-干氧交替氧化5小时，在硅片表面生成掩蔽膜；同时推进n-区上表面形成p阳极区、p电阻区以及终端区的多个p场限环的深度，以及下表面的n缓冲层的深度；
步骤4、对步骤3处理后的硅片上表面进行光刻，在终端区表面形成n+截止环的扩散窗口，同时去掉下表面的氧化层；
步骤5、对步骤4处理后的硅片在900～1000℃温度下进行磷预沉积40～60分钟，在下表面形成n+阴极区，同时在上表面的终端区形成n+截止环；至此，在硅片上形成具有pn-nn+结构的二极管芯片，
步骤6、对步骤5处理后的硅片上表面，采用化学气相淀积形成磷硅玻璃层，并在高温下使之致密化；接着在硅片上表面进行光刻，形成阳极接触孔，然后在高温下进行磷硅玻璃的回流；
步骤7、对步骤6处理后的硅片上表面蒸铝膜，接着进行铝膜反刻；然后在硅片下表面溅射钛/镍/银三层金属膜，并合金化，在上表面的有源区形成二极管芯片阳极、下表面形成二极管芯片阴极；
步骤8、对步骤7处理后的硅片采用高密度等离子体化学汽相淀积形成致密的半绝缘多晶硅膜，并反刻；再采用高密度等离子体化学汽相淀积形成致密的氮化硅膜，并反刻；接着在硅片上表面甩聚酰亚胺，并反刻；最后进行聚酰亚胺固化，形成终端区的多层钝化膜；
步骤9、对步骤8处理后的硅片上表面，先采用能量为400～700keV的电子辐照，进行整体的少子寿命控制，获得阴极侧有较高的少子寿命、阳极侧有较低的少子寿命，并通过控制辐照剂量，使其阴极侧的缺陷浓度略低于阳极侧的缺陷浓度，达到阴极侧有较高的少子寿命、阳极侧有较低的少子寿命；
步骤10、对步骤9处理后的硅片有源区和电阻区的上表面，采用能量为1～2MeV、剂量为1012～1013cm-2的高能氢离子进行局部辐照，并在200～400℃温度下退火30分钟，进一步降低阳极有源区和电阻区pn结下方n-区内的少子寿命，完成高压快速软恢复二极管的制造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810469464.5A CN108493108B (zh) | 2018-05-16 | 2018-05-16 | 一种高压快速软恢复二极管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810469464.5A CN108493108B (zh) | 2018-05-16 | 2018-05-16 | 一种高压快速软恢复二极管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108493108A CN108493108A (zh) | 2018-09-04 |
| CN108493108B true CN108493108B (zh) | 2021-02-09 |
Family
ID=63354444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810469464.5A Active CN108493108B (zh) | 2018-05-16 | 2018-05-16 | 一种高压快速软恢复二极管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108493108B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109390389A (zh) * | 2018-09-17 | 2019-02-26 | 西安理工大学 | 具有双侧调整区的高压快速软恢复二极管及其制备方法 |
| CN111211157A (zh) * | 2018-11-21 | 2020-05-29 | 深圳比亚迪微电子有限公司 | 快恢复二极管及其制备方法 |
| CN110120248B (zh) * | 2019-04-08 | 2020-12-25 | 中国科学院合肥物质科学研究院 | 模拟纳米晶金属累积离位损伤的方法 |
| CN111640670B (zh) * | 2020-06-02 | 2023-11-17 | 朝阳微电子科技股份有限公司 | 一种小电容导向整流管的制造方法 |
| CN112117189A (zh) * | 2020-09-14 | 2020-12-22 | 瑞能半导体科技股份有限公司 | 二极管及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020008246A1 (en) * | 2000-06-14 | 2002-01-24 | International Rectifier Corp. | Fast recovery diode and method for its manufacture |
| CN104701386A (zh) * | 2015-02-11 | 2015-06-10 | 株洲南车时代电气股份有限公司 | 集成门极换流晶闸管配套用快恢复二极管及其制造方法 |
| CN106252390A (zh) * | 2016-09-19 | 2016-12-21 | 西安理工大学 | 一种沟槽‑场限环复合终端结构及其制备方法 |
-
2018
- 2018-05-16 CN CN201810469464.5A patent/CN108493108B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020008246A1 (en) * | 2000-06-14 | 2002-01-24 | International Rectifier Corp. | Fast recovery diode and method for its manufacture |
| CN104701386A (zh) * | 2015-02-11 | 2015-06-10 | 株洲南车时代电气股份有限公司 | 集成门极换流晶闸管配套用快恢复二极管及其制造方法 |
| CN106252390A (zh) * | 2016-09-19 | 2016-12-21 | 西安理工大学 | 一种沟槽‑场限环复合终端结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108493108A (zh) | 2018-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108493108B (zh) | 一种高压快速软恢复二极管的制造方法 | |
| CN107251205B (zh) | 半导体装置和半导体装置的制造方法 | |
| US10566440B2 (en) | Production method for semiconductor device | |
| US9870923B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US9530672B2 (en) | Production method for a semiconductor device | |
| WO2018092788A1 (ja) | 半導体装置 | |
| EP2793267B1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| CN108598150B (zh) | 一种横向变掺杂-结终端延伸复合终端结构及其制造方法 | |
| CN103872144B (zh) | 一种软快恢复二极管及其制造方法 | |
| JP2012238904A (ja) | 半導体装置およびその製造方法 | |
| JP2015173238A (ja) | 半導体装置およびその製造方法 | |
| CN106601826A (zh) | 一种快恢复二极管及其制作方法 | |
| CN113241377A (zh) | 一种提升耐高温和抗辐照能力的igbt结构及其制备方法 | |
| WO2013131821A1 (en) | Power semiconductor device and method for manufacturing thereof | |
| JP4123913B2 (ja) | 半導体装置の製造方法 | |
| CN103325679A (zh) | 一种半导体功率器件背面的制备方法 | |
| CN111933705B (zh) | 一种功率半导体器件的制作方法及功率半导体器件 | |
| US9991336B2 (en) | Semiconductor device, method for manufacturing the same, and power conversion system | |
| CN111863606B (zh) | 一种抗辐射功率晶体管及其制备方法 | |
| CN110212027B (zh) | 电子注入增强型双模式mos控制晶闸管及其制造方法 | |
| JP6268117B2 (ja) | 半導体装置およびその製造方法、並びに電力変換システム | |
| JP4096722B2 (ja) | 半導体装置の製造方法 | |
| CN114050183B (zh) | 逆导型功率芯片制造方法 | |
| CN112382568B (zh) | 一种mos控制晶闸管的制造方法 | |
| US11495663B2 (en) | Semiconductor device including insulated gate bipolar transistor, diode, and current sense regions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |