CN110212027B - 电子注入增强型双模式mos控制晶闸管及其制造方法 - Google Patents
电子注入增强型双模式mos控制晶闸管及其制造方法 Download PDFInfo
- Publication number
- CN110212027B CN110212027B CN201910497542.7A CN201910497542A CN110212027B CN 110212027 B CN110212027 B CN 110212027B CN 201910497542 A CN201910497542 A CN 201910497542A CN 110212027 B CN110212027 B CN 110212027B
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- cathode
- forming
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002347 injection Methods 0.000 title claims abstract description 26
- 239000007924 injection Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 239000011521 glass Substances 0.000 claims abstract description 6
- -1 phosphorus ions Chemical class 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 238000000137 annealing Methods 0.000 claims description 21
- 229910052796 boron Inorganic materials 0.000 claims description 18
- 229910052698 phosphorus Inorganic materials 0.000 claims description 18
- 239000011574 phosphorus Substances 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 11
- 230000000873 masking effect Effects 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 210000004027 cell Anatomy 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 238000005275 alloying Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000011104 metalized film Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 238000010992 reflux Methods 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 238000004857 zone melting Methods 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 claims 3
- 238000002360 preparation method Methods 0.000 abstract description 5
- 230000000903 blocking effect Effects 0.000 description 11
- 238000003860 storage Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002224 dissection Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种电子注入增强型双模式MOS控制晶闸管，在n‑漂移区上方中央的p基区中设置有n+阴极区；p基区四周环绕的n CS层上部靠外设置有p++分流区，p++分流区上表面与n+阴极区上表面的铝层共同构成阴极电极K；部分n+阴极区、p基区、n CS层及部分p++分流区的上表面共同设置有一层栅氧化层，在栅氧化层上表面设置有多晶硅层作为栅极G；在阴极电极K与栅极G之间设置有磷硅玻璃层；n‑漂移区向下依次设置有n FS层、p+阳极区、金属化阳极A。本发明还公开了该IE‑Bi‑MCT的制备方法。本发明的IE‑Bi‑MCT结构，能显著降低器件的通态压降，提高单元胞最大可关断电流。
Description
技术领域
本发明属于电力半导体器件技术领域，涉及一种电子注入增强型双模式MOS控制晶闸管，本发明还涉及该电子注入增强型双模式MOS控制晶闸管的制造方法。
背景技术
对于高压大功率半导体器件而言，降低其通态压降和导通损耗非常关键。与传统的晶闸管相比，绝缘栅双极晶体管(IGBT)虽然可以提高器件的开关速度，但其通态压降较高；MOS控制的晶闸管(MCT)虽然可以降低其通态压降，但工艺难度较大；基极电阻控制晶闸管(BRT)可以解决MCT工艺难度大的问题，其通态压降也类似于MCT，但由于BRT的阴极区较宽，导致其中电流分布不均匀，无法保证器件的可靠性。
为解决上述存在问题，亟需开发一种电子注入增强型双模式MOS控制晶闸管结构(以下简称IE-Bi-MCT)，以采用更小的元胞尺寸，有效利用IGBT的闩锁效应，使器件具有很低的通态压降和较快的关断速度，且制作工艺与IGBT兼容，能够更好地满足高压大功率开关的应用要求。
发明内容
本发明的目的是提供一种电子注入增强型双模式MOS控制晶闸管，解决了现有技术中的器件结构难以有效降低器件通态压降和提高关断速度，不能满足高压大功率开关的应用要求的问题。
本发明的另一目的是提供该种电子注入增强型双模式MOS控制晶闸管的制备方法。
本发明采用的技术方案是，一种电子注入增强型双模式MOS控制晶闸管，整个器件以n-漂移区作为衬底，n-漂移区上方中央设置有p基区，p基区上方中央设置有n+阴极区；p基区四周环绕设置有n CS层，n CS层上部靠外设置有p++分流区，p++分流区上表面的铝层与n+阴极区上表面的铝层相连构成阴极电极K；部分n+阴极区、p基区、n CS层及部分p++分流区的上表面共同设置有一层栅氧化层，在栅氧化层上表面设置有重掺杂的多晶硅层，该多晶硅层作为栅极G；在阴极电极K与栅极G之间设置有磷硅玻璃层；
n-漂移区下表面设置有n FS层，n FS层下表面设置有p+阳极区，p+阳极区的下表面设置有多层的金属化阳极A。
本发明采用的另一技术方案是，该电子注入增强型双模式MOS控制晶闸管的制备方法，按照以下步骤具体实施：
步骤1：选用原始的高阻区熔中照硅单晶抛光片作为n-漂移区；在经过处理的n-漂移区下表面，先采用磷离子注入，退火兼推进，在下表面形成n FS层；
步骤2：对步骤1处理后的硅片进行干-湿-干氧化，上表面通过光刻形成硼离子注入窗口，然后采用硼离子注入及高温退火兼推进，形成p基区；
步骤3：去掉步骤2处理后的硅片表面的氧化层，重新进行干氧氧化，然后采用化学气相淀积形成多晶硅层，并掺杂；
步骤4：通过光刻形成n CS层的磷离子注入窗口，同时利用光刻胶掩蔽p基区窗口进行磷离子注入，去胶后高温推进兼退火，形成n CS层；
步骤5：在步骤4处理后的硅片的上表面通过光刻形成n+阴极区的磷离子注入窗口，同时利用光刻胶掩蔽n CS层窗口进行磷离子注入，去胶后高温推进兼退火，形成n+阴极区；
步骤6：在步骤5处理后的硅片的上表面通过光刻形成p++分流区的硼离子注入窗口，同时利用光刻胶掩蔽n+阴极区窗口进行硼离子注入，去胶后高温推进兼退火，形成p++分流区；
步骤7：在步骤6处理后的硅片的下表面采用硼离子注入及高温推进兼退火，形成p+阳极区；
步骤8：淀积磷硅玻璃，并在高温下回流实现元胞表面平整化；
步骤9：在步骤8处理后的硅片的上表面淀积金属铝层，下表面依次溅射铝、钛、镍、银四层金属化膜，经合金化后形成多层金属化的金属化阳极A；
步骤10：最后对步骤9处理后的硅片的上表面甩聚酰亚胺膜，通过光刻形成栅极的压焊区图形，并进行聚酰亚胺固化处理，表面钝化保护，即成。
本发明的有益效果是，该IE-Bi-MCT结构设计巧妙，使器件具有很低的通态压降和较快的关断速度，制作方法较为简单，工艺成本低，便于推广利用。
附图说明
图1是本发明的IE-Bi-MCT的基本结构剖面示意图；
图2是本发明的IE-Bi-MCT在常温(300K)和高温(400K)下沿x＝0.0μm处的纵向电场强度分布曲线；
图3是本发明的IE-Bi-MCT在常温(300K)和高温(400K)下的正向阻断特性曲线；
图4是本发明的IE-Bi-MCT在常温(300K)和高温(400K)下的导通特性曲线；
图5a是本发明的IE-Bi-MCT在常温(300K)下的开关特性曲线；
图5b是本发明的IE-Bi-MCT在高温(400K)下的开关特性曲线；
图6a是本发明的IE-Bi-MCT在开通时的电子电流密度随时间的变化曲线(沿n+阴极区下方p基区方向横向剖分)；
图6b是本发明的IE-Bi-MCT在关断时电子电流密度随时间的变化曲线(沿n+阴极区下方p基区方向横向剖分)；
图7是本发明的IE-Bi-MCT与传统IGBT在高温(400K)下关断损耗与通态压降的折中对比曲线图。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
参照图1，本发明的IE-Bi-MCT的基本结构是，整个器件以n-漂移区作为衬底，n-漂移区上方中央设置有p基区，p基区上方中央设置有n+阴极区；p基区四周环绕设置有n CS层(即n载流子存储层)，n CS层上部靠外设置有p++分流区，p++分流区上表面的铝层与n+阴极区上表面的铝层相连构成阴极电极K；部分n+阴极区、p基区、n CS层及部分p++分流区的上表面共同设置有一层栅氧化层(即SiO2材料层)，在栅氧化层上表面设置有重掺杂的多晶硅层，该多晶硅层作为栅极G；在阴极电极K与栅极G之间设置有磷硅玻璃层(即PSG材料层)，该PSG材料层用于实现阴极电极K与栅极G之间的隔离；
n-漂移区下表面设置有n FS层(即n场阻止层)，n FS层下表面设置有p+阳极区，p+阳极区的下表面设置有多层的金属化阳极A。
由图1可见，本发明IE-Bi-MCT的主结构是由n+阴极区、p基区、n-漂移区、n FS层和p+阳极区组成的晶闸管，p++分流区被n CS层包围，并环绕在p基区外围，p++分流区与n+阴极区通过铝层相连形成阴极；重掺杂的多晶硅层与其下方的栅氧化层和n CS层、p基区分别形成pMOS和nMOS，由同一栅极电压控制。
p++分流区与p基区的间距(d)对该结构的影响很大。d越大，导通特性越好，阻断特性越差，d的取值范围是1μm～2μm。
n载流子存储(n CS)层的浓度对其特性影响很大。载流子存储层的浓度越高，导通特性越好，但阻断特性越差。载流子存储(n CS)层的浓度取值范围是1×1016cm-3～2×1016cm-3。
需要对n载流子存储(n CS)层与p基区交叠的宽度进行精确控制。n CS层与p基区交叠的宽度越大，导通特性越好，阻断特性越差。n CS层与p基区交叠的宽度取值范围是0～0.5μm。
n+阴极区注入窗口对该结构的影响很大。注入窗口越大，通态压降越低，但关断损耗会增大。n+阴极区注入窗口的取值范围是5～15μm。
本发明的电子注入增强型双模式MOS控制晶闸管的制备方法，按照以下步骤具体实施：
步骤1：选用原始的高阻区熔中照硅单晶抛光片作为n-漂移区；在经过处理的n-漂移区下表面，先采用磷离子(P+)注入，退火兼推进，在下表面形成n FS层(n场阻止层)；
步骤2：对步骤1处理后的硅片进行干-湿-干氧化，上表面通过光刻形成硼离子(B+)注入窗口，然后采用硼离子注入及高温退火兼推进，形成p基区；
步骤3：去掉步骤2处理后的硅片表面的氧化层，重新进行干氧氧化，然后采用化学气相淀积(CVD)形成多晶硅层，并掺杂；
步骤4：通过光刻形成n CS层(即n载流子存储层)的磷离子(P+)注入窗口，同时利用光刻胶掩蔽p基区窗口进行磷离子(P+)注入，去胶后高温推进兼退火，形成n CS层；
步骤5：在步骤4处理后的硅片的上表面通过光刻形成n+阴极区的磷离子(P+)注入窗口，同时利用光刻胶掩蔽n CS层窗口进行磷离子(P+)注入，去胶后高温推进兼退火，形成n+阴极区；
步骤6：在步骤5处理后的硅片的上表面通过光刻形成p++分流区的硼离子(B+)注入窗口，同时利用光刻胶掩蔽n+阴极区窗口进行硼离子(B+)注入，去胶后高温推进兼退火，形成p++分流区；
步骤7：在步骤6处理后的硅片的下表面采用硼离子(B+)注入及高温推进兼退火，形成p+阳极区；
步骤8：淀积磷硅玻璃(PSG)，并在高温下回流实现元胞表面平整化；
步骤9：在步骤8处理后的硅片的上表面淀积金属铝层，下表面依次溅射铝、钛、镍、银四层金属化膜，经合金化后形成多层金属化的金属化阳极A；
步骤10：最后对步骤9处理后的硅片的上表面甩聚酰亚胺膜，通过光刻形成栅极的压焊区图形，并进行聚酰亚胺固化处理，表面钝化保护，即成。
由上可见，本发明方法在制备过程中，该结构正面元胞共需要进行四次离子注入。第一次是硼离子(B+)注入，推进兼退火后在表面中央形成p基区；第二次是在p基区两侧分别进行磷离子(P+)注入，推进兼退火后形成n CS层；第三次是在p基区表面中央进行进行磷离子(P+)注入，推进兼退火后形成n+阴极区；第四次是在n CS层表面进行硼离子(B+)注入，推进兼退火后在其表面形成p++分流区。n+阴极区和p++分流区上方均设有阴极K。该结构背面依次有n FS层和p+阳极区，分别通过首次磷离子(P+)注入和最后一次硼离子(B+)注入依次在n-区下表面和n FS层下表面形成。导通期间发生闩锁效应，能显著降低器件的通态压降，使单元胞最大可关断电流为150A/cm2约为额定电流密度的5倍。
本发明的IE-Bi-MCT的工作原理是：
当在栅极G加的正电压大于阈值电压时，n沟道形成，电子从n+阴极区注入到n-漂移区，使n-漂移区电位下降，于是p+阳极区开始向n-漂移区注入空穴。由于n CS层对空穴的阻挡作用，空穴除了与n沟道过来的电子复合外，会在n CS层下方积累。在低阳极电流密度下，IE-Bi-MCT按IGBT模式工作；随着阳极电流密度增加，当p基区横向电阻上的压降超过p基区与n+阴极区形成的pn+结的开启电压时，IE-Bi-MCT发生闩锁，主晶闸管开通，从而使器件的通态压降大大降低，此时器件按晶闸管模式工作。n CS层有助于产生电子注入增强效应，加快IGBT闩锁，使器件由IGBT模式快速过渡到晶闸管模式。
当栅极G加负电压大于阈值电压时，p沟道形成，将p基区与p++分流区连通，空穴通过p沟道抽取，器件快速关断。在正向阻断状态下，需要加-5V栅压使p沟道导通，为空穴电流提供通路，以降低漏电流。
前述的p沟道和n沟道是器件工作时的区域，在图1中未标注。
为了评价本发明的IE-Bi-MCT的特性，以6.5kV电压等级为例，利用仿真软件对上述的IE-Bi-MCT结构在常温(300K)和高温(400K)下的正向阻断特性、导通特性、开关特性分别进行仿真如下。
1、正向阻断特性
参照图2，是本发明的IE-Bi-MCT在常温(300K)和高温(400K)下沿x＝0.0μm处的纵向电场强度分布仿真曲线。可见，电场强度呈梯形分布，在高温下的电场强度与横坐标围城的面积增加，导致器件的阻断电压增大。
参照图3，是本发明的IE-Bi-MCT在常温(300K)和高温(400K)下的正向阻断特性曲线。在阳极电流密度为0.04A/cm2时，常温下的阻断电压为7600V，高温(400K)下阻断电压为8000V。
2、导通特性
参照图4，是本发明的IE-Bi-MCT在常温(300K)和高温(400K)下的导通特性曲线。在阳极电流密度为30A/cm2时，常温(300K)下对应的通态压降为3.3V；高温(400K)下对应的通态压降为3.6V，且零温度系数点(ZTC)较低。
3、开关特性
参照图5a和图5b，是在测试条件为母线电压UCC＝3600V,栅极电阻RG＝33Ω，门极电压VGE＝±15V，寄生电感L1＝6μH，负载电感L0＝880μH)的开关特性曲线。图5a是常温(300K)下的开关特性曲线，图5b是高温(400K)下的开关特性曲线。在t＝2.1μs时，栅极加15V电压，器件开通；在t＝9μs时，栅极加-15V电压，器件关断。
参照图6a，是开通时电子电流密度随时间的变化曲线(沿n+阴极区下方p基区横向剖分)。可见，随时间变化，p基区的电子电流密度逐渐增大，说明晶闸管导通；
参照图6b，是本发明的IE-Bi-MCT在关断时电子电流密度随时间的变化曲线(沿n+阴极区下方p基区方向横向剖分)。可见，加负栅压后器件开始关断，p基区中的电子电流密度逐渐降低，晶闸管关断。
参照图7，是本发明的IE-Bi-MCT与传统IGBT在高温(400K)下关断损耗与通态压降的折中曲线对比图，圆形黑点代表不同n+阴极区扩散窗口时的关断损耗与通态压降的关系。可见，随n+阴极区扩散窗口增加，关断损耗增加，通态压降降低。方形黑点代表传统IGBT关断损耗与通态压降的关系。
Claims (5)
1.一种电子注入增强型双模式MOS控制晶闸管，其特征在于：整个器件以n-漂移区作为衬底，n-漂移区上方中央设置有p基区，p基区上方中央设置有n+阴极区；p基区四周环绕设置有n CS层，n CS层上部靠外设置有p++分流区，p++分流区上表面的铝层与n+阴极区上表面的铝层相连构成阴极电极K；部分n+阴极区、p基区、n CS层及部分p++分流区的上表面共同设置有一层栅氧化层，在栅氧化层上表面设置有重掺杂的多晶硅层，该多晶硅层作为栅极G；在阴极电极K与栅极G之间设置有磷硅玻璃层；
n-漂移区下表面设置有n FS层，nFS层下表面设置有p+阳极区，p+阳极区的下表面设置有多层的金属化阳极A；
所述的p++分流区与p基区的间距d的取值范围是1μm～2μm。
2.按照权利要求1所述的电子注入增强型双模式MOS控制晶闸管，其特征在于：所述的nCS层的浓度取值范围是1×1016cm-3～2×1016cm-3。
3.按照权利要求1所述的电子注入增强型双模式MOS控制晶闸管，其特征在于：所述的nCS层与p基区交叠的宽度取值范围是0～0.5μm。
4.按照权利要求1所述的电子注入增强型双模式MOS控制晶闸管，其特征在于：所述的n+阴极区注入窗口的取值范围是5～15μm。
5.按照权利要求1-4任一所述的电子注入增强型双模式MOS控制晶闸管的制备方法，其特征在于，按照以下步骤具体实施：
步骤1：选用原始的高阻区熔中照硅单晶抛光片作为n-漂移区；在经过处理的n-漂移区下表面，先采用磷离子注入，退火兼推进，在下表面形成nFS层；
步骤2：对步骤1处理后的硅片进行干-湿-干氧化，上表面通过光刻形成硼离子注入窗口，然后采用硼离子注入及高温退火兼推进，形成p基区；
步骤3：去掉步骤2处理后的硅片表面的氧化层，重新进行干氧氧化，然后采用化学气相淀积形成多晶硅层，并掺杂；
步骤4：通过光刻形成n CS层的磷离子注入窗口，同时利用光刻胶掩蔽p基区窗口进行磷离子注入，去胶后高温推进兼退火，形成n CS层；
步骤5：在步骤4处理后的硅片的上表面通过光刻形成n+阴极区的磷离子注入窗口，同时利用光刻胶掩蔽n CS层窗口进行磷离子注入，去胶后高温推进兼退火，形成n+阴极区；
步骤6：在步骤5处理后的硅片的上表面通过光刻形成p++分流区的硼离子注入窗口，同时利用光刻胶掩蔽n+阴极区窗口进行硼离子注入，去胶后高温推进兼退火，形成p++分流区；
步骤7：在步骤6处理后的硅片的下表面采用硼离子注入及高温推进兼退火，形成p+阳极区；
步骤8：淀积磷硅玻璃，并在高温下回流实现元胞表面平整化；
步骤9：在步骤8处理后的硅片的上表面淀积金属铝层，下表面依次溅射铝、钛、镍、银四层金属化膜，经合金化后形成多层金属化的金属化阳极A；
步骤10：最后对步骤9处理后的硅片的上表面甩聚酰亚胺膜，通过光刻形成栅极的压焊区图形，并进行聚酰亚胺固化处理，表面钝化保护，即成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910497542.7A CN110212027B (zh) | 2019-06-10 | 2019-06-10 | 电子注入增强型双模式mos控制晶闸管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910497542.7A CN110212027B (zh) | 2019-06-10 | 2019-06-10 | 电子注入增强型双模式mos控制晶闸管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110212027A CN110212027A (zh) | 2019-09-06 |
| CN110212027B true CN110212027B (zh) | 2022-04-22 |
Family
ID=67791779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910497542.7A Active CN110212027B (zh) | 2019-06-10 | 2019-06-10 | 电子注入增强型双模式mos控制晶闸管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110212027B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112382660A (zh) * | 2020-10-26 | 2021-02-19 | 西安理工大学 | 一种基区电阻控制晶闸管结构及其制造方法 |
| CN113809167B (zh) * | 2021-08-10 | 2024-01-09 | 西安理工大学 | 一种具有隐埋层的brt及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1144975A (zh) * | 1996-04-23 | 1997-03-12 | 西安电子科技大学 | 栅控晶闸管 |
| CN101853878A (zh) * | 2010-06-03 | 2010-10-06 | 西安理工大学 | 一种pnp-沟槽复合隔离RC-GCT器件及制备方法 |
| CN105047705A (zh) * | 2015-06-30 | 2015-11-11 | 西安理工大学 | 一种电子注入增强型的高压igbt及其制造方法 |
| CN107731897A (zh) * | 2017-10-20 | 2018-02-23 | 电子科技大学 | 一种沟槽栅电荷存储型igbt及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002084745A2 (en) * | 2001-04-11 | 2002-10-24 | Silicon Wireless Corporation | Power semiconductor devices and methods of forming same |
| JP5869291B2 (ja) * | 2011-10-14 | 2016-02-24 | 富士電機株式会社 | 半導体装置 |
-
2019
- 2019-06-10 CN CN201910497542.7A patent/CN110212027B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1144975A (zh) * | 1996-04-23 | 1997-03-12 | 西安电子科技大学 | 栅控晶闸管 |
| CN101853878A (zh) * | 2010-06-03 | 2010-10-06 | 西安理工大学 | 一种pnp-沟槽复合隔离RC-GCT器件及制备方法 |
| CN105047705A (zh) * | 2015-06-30 | 2015-11-11 | 西安理工大学 | 一种电子注入增强型的高压igbt及其制造方法 |
| CN107731897A (zh) * | 2017-10-20 | 2018-02-23 | 电子科技大学 | 一种沟槽栅电荷存储型igbt及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110212027A (zh) | 2019-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4967200B2 (ja) | 逆阻止型ｉｇｂｔを逆並列に接続した双方向ｉｇｂｔ | |
| CN109065607B (zh) | 一种双极型功率半导体器件及其制备方法 | |
| CN104051547A (zh) | 一种高压快速软恢复二极管及其制备方法 | |
| CN103618006A (zh) | 一种快恢复二极管及其制造方法 | |
| CN104303285A (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN110212027B (zh) | 电子注入增强型双模式mos控制晶闸管及其制造方法 | |
| CN108493108B (zh) | 一种高压快速软恢复二极管的制造方法 | |
| CN111834449B (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| CN112038401A (zh) | 一种绝缘栅双极性晶体管结构及其制备方法 | |
| CN110364569B (zh) | 一种沟槽栅mos-gct结构及其制备方法 | |
| CN103915489B (zh) | 绝缘栅双极型晶体管 | |
| CN109087946B (zh) | 一种沟槽栅mos控制晶闸管及其制作方法 | |
| CN107564959B (zh) | 一种mos栅控晶闸管及其制作方法 | |
| WO2014086075A1 (zh) | 一种igbt结构及其制备方法 | |
| CN112382568B (zh) | 一种mos控制晶闸管的制造方法 | |
| CN114628507A (zh) | 具有沟槽-平面柵的发射极开关晶闸管及其制造方法 | |
| CN112382660A (zh) | 一种基区电阻控制晶闸管结构及其制造方法 | |
| JP3885616B2 (ja) | 半導体装置 | |
| CN108899364B (zh) | 一种集成肖特基二极管的mos栅控晶闸管及其制备方法 | |
| CN113809167B (zh) | 一种具有隐埋层的brt及其制造方法 | |
| CN113809166B (zh) | 一种具有n+调整区的双模式GCT及其制备方法 | |
| CN103579323A (zh) | 一种宽元胞绝缘栅双极型晶体管 | |
| CN114783875B (zh) | 具有四层外延的碳化硅凹槽mos栅控晶闸管的制造方法 | |
| CN113725295B (zh) | 一种逆导型mos栅控晶闸管及其制造方法 | |
| CN114783873B (zh) | 具有两层外延的碳化硅凹槽mos栅控晶闸管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230824 Address after: Room 412, 4th Floor, Building A3A4, Zhong'an Chuanggu Science and Technology Park, No. 900 Wangjiang West Road, High tech Zone, Hefei, Anhui Province, 230000 Patentee after: Hefei Sensi Power Semiconductor Co.,Ltd. Address before: 710048 Shaanxi province Xi'an Beilin District Jinhua Road No. 5 Patentee before: XI'AN University OF TECHNOLOGY |
|
| TR01 | Transfer of patent right |