CN112382660A - 一种基区电阻控制晶闸管结构及其制造方法 - Google Patents
一种基区电阻控制晶闸管结构及其制造方法 Download PDFInfo
- Publication number
- CN112382660A CN112382660A CN202011155757.XA CN202011155757A CN112382660A CN 112382660 A CN112382660 A CN 112382660A CN 202011155757 A CN202011155757 A CN 202011155757A CN 112382660 A CN112382660 A CN 112382660A
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- base
- cathode
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000011521 glass Substances 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 39
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 39
- 238000005468 ion implantation Methods 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000000137 annealing Methods 0.000 claims description 18
- 229910052796 boron Inorganic materials 0.000 claims description 16
- 210000000746 body region Anatomy 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims description 12
- 239000011574 phosphorus Substances 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- -1 phosphorus ion Chemical class 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 238000005275 alloying Methods 0.000 claims description 6
- 210000004027 cell Anatomy 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 238000003466 welding Methods 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000012360 testing method Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 claims description 3
- 150000002466 imines Chemical class 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000011104 metalized film Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000010992 reflux Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000004857 zone melting Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 7
- 230000000903 blocking effect Effects 0.000 description 16
- 101100048046 Arabidopsis thaliana UGT84A2 gene Proteins 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种基区电阻控制晶闸管结构，在n‑漂移区上方中央设置有p基区，p基区上方中央设置有n+阴极区，p基区两侧分别设有n区，右侧的n区内设置有p++分流区，p++分流区上表面的铝层与n+阴极区上表面的铝层相连构成阴极电极K；两侧n区、p基区、部分n+阴极区及部分p++分流区的上表面共同设置有一层栅氧化层，在栅氧化层上表面设置有栅极G；在阴极电极K与栅极G之间设置有磷硅玻璃层；n‑漂移区下表面依次设置有n FS层、p+阳极区、金属化阳极A。本发明还公开了该种基区电阻控制晶闸管的制造方法。本发明的工艺成本低，便于推广利用，能够更好地满足脉冲功率和固态断路器领域的应用要求。
Description
技术领域
本发明属于电力半导体器件技术领域，涉及一种基区电阻控制晶闸管结构，本发明还涉及该种基区电阻控制晶闸管结构的制造方法。
背景技术
传统的MOS控制晶闸管(MCT)具有输入阻抗高，易驱动，通态压降和导通损耗低等优点，但工艺难度较大；传统基区电阻控制晶闸管(BRT)可以解决MCT工艺难度大的问题，其通态压降也类似于MCT，但由于BRT开通时空穴电流的泄放，导致开通较为困难，无法保证很高的电流上升率。
发明内容
本发明的目的是提供一种基区电阻控制晶闸管，解决了现有技术中的器件结构由于存在负阻现象导致开通电流上升率和峰值电流低，不能满足脉冲功率和固态断路器领域应用要求的问题。
本发明的另一目的是提供该种基区电阻控制晶闸管的制造方法。
本发明采用的技术方案是，一种基区电阻控制晶闸管结构，以n-漂移区作为耐压层，n-漂移区上方中央设置有p基区，p基区上方中央设置有n+阴极区，p基区两侧分别设有n区，右侧的n区内设置有p++分流区，p++分流区上表面的铝层与n+阴极区上表面的铝层相连构成阴极电极K；两侧n区、p基区、部分n+阴极区及部分p++分流区的上表面共同设置有一层栅氧化层，在栅氧化层上表面设置有重掺杂的多晶硅层，该多晶硅层作为栅极G；在阴极电极K与栅极G之间设置有磷硅玻璃层；n-漂移区下表面设置有nFS层，nFS层下表面设置有p+阳极区，p+阳极区的下表面设置有多层的金属化阳极A。
本发明采用的另一技术方案是，一种基区电阻控制晶闸管的制造方法，按照以下步骤具体实施：
步骤1：选用原始高阻区熔中照硅单晶抛光片作为n-漂移区；在经过处理的n-漂移区下表面，先进行磷离子注入，然后退火兼高温推进，形成nFS层；
步骤2：对步骤1处理后的硅片上表面进行减薄，并腐蚀，根据耐压要求确定预留的n-漂移区厚度；
步骤3：对步骤2处理后的硅片进行干-湿-干氧化，通过光刻在上表面有源区内形成磷离子注入窗口，然后进行磷离子注入、退火并推进，形成n区；
步骤4：去掉步骤3处理后的硅片表面的氧化层，重新进行干氧氧化，然后采用低压化学气相淀积形成多晶硅层，并掺杂；
步骤5：对步骤4处理后的硅片，通过光刻形成p基区的硼离子注入窗口，然后利用光刻胶掩蔽进行硼离子注入，去胶后高温推进兼退火，形成p基区及终端区的p场限环，同时n区继续推进；
步骤6：在步骤5处理后的硅片的上表面通过光刻形成n+阴极区的磷离子注入窗口，然后利用光刻胶掩蔽进行磷离子注入，去胶后高温推进兼退火，形成n+阴极区及终端n+截止环；
步骤7：在步骤6处理后的硅片的上表面通过光刻形成p++分流区的硼离子注入窗口，然后利用光刻胶掩蔽进行硼离子注入，去胶后退火，形成p++分流区；
步骤8：在步骤7处理后的硅片的下表面采用硼离子注入及退火兼推进，形成p+阳极区；
步骤9：在步骤8处理后的硅片的上表面淀积磷硅玻璃，并在高温下回流实现元胞表面平整化；
步骤10：在步骤9处理后的硅片的上表面光刻形成淀积接触孔，然后淀积金属铝层，并反刻后合金化，形成阴极和栅极的压焊区图形；
步骤11：在步骤10处理后的硅片的下表面依次溅射铝、钛、镍、银四层金属化膜，经合金化后形成多层金属化的金属化阳极A；
步骤12：在步骤11处理后的硅片上表面利用等离子增强化学气相淀积淀积氮化硅，并反刻，形成阴极和栅极压焊区隔离图形和终端钝化膜；
步骤13：在步骤12处理后的硅片的上表面甩聚酰亚胺膜并反刻，然后进行亚胺固化处理，完成表面钝化保护，最后划片、测试、封装即成。
本发明的有益效果是，该基区电阻控制晶闸管具有很高开通电流上升率，并且制作方法较为简单，工艺成本低，便于推广利用。第二种基区电阻控制晶闸管，在上述第一种结构的p基区和p++分流区之间的n区表面设置一个浅p体区，将p++分流区和p基区连通，为器件阻断时的漏电流提供通路，使器件能够在零栅压下承受高的阻断电压。该两种结构的基区电阻控制晶闸管，可以加速BRT的开通，避免传统BRT中的负阻现象，提高其开通电流上升率，且制作工艺与传统BRT完全兼容，能够更好地满足脉冲功率和固态断路器领域的应用要求。
附图说明
图1是本发明基区电阻控制晶闸管第一种结构的基本元胞结构剖面示意图；
图2是本发明基区电阻控制晶闸管第二种结构的剖面示意图；
图3是本发明两种结构的基区电阻控制晶闸管与传统BRT在常温下的正向阻断特性曲线对比图；
图4是本发明两种结构的基区电阻控制晶闸管与传统BRT在常温下的导通特性曲线对比图；
图5是本发明两种结构的基区电阻控制晶闸管与传统BRT在常温下导通时沿p++分流区纵向剖分的内部载流子浓度分布图；
图6是本发明第二种结构的基区电阻控制晶闸管的导通特性曲线随浅p体区浓度的变化图；
图7是本发明两种结构的基区电阻控制晶闸管与传统BRT在脉冲功率应用中的开通电流对比曲线图。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
参照图1，本发明的基区电阻控制晶闸管的基本元胞结构(第一种结构)是，以n-漂移区作为耐压层，n-漂移区上方中央设置有p基区，p基区上方中央设置有n+阴极区，p基区两侧分别设有n区，右侧的n区内设置有p++分流区，p++分流区上表面的铝层与n+阴极区上表面的铝层相连构成阴极电极K；两侧n区、p基区、部分n+阴极区及部分p++分流区的上表面共同设置有一层栅氧化层(即SiO2材料层)，在栅氧化层上表面设置有重掺杂的多晶硅层，该多晶硅层作为栅极G；在阴极电极K与栅极G之间设置有磷硅玻璃层(即PSG材料层)；n-漂移区下表面设置有nFS层，nFS层下表面设置有p+阳极区，p+阳极区的下表面设置有多层的金属化阳极A。
由图1可见，上述基区电阻控制晶闸管的基本元胞结构是，从上到下依次由n+阴极区、p基区、n-漂移区、nFS层和p+阳极区组成的晶闸管，p++分流区与n+阴极区通过铝层相连形成阴极；重掺杂的多晶硅层与其下方的栅氧化层和两侧n区、p基区分别形成PMOS和NMOS，由同一栅极电压控制。
n区浓度是9×1015cm-3～2×1016cm-3。
p基区和p++分流区间距是0.5μm～1.5μm。
本发明对于上述基区电阻控制晶闸管(第一种结构)的制造方法，按照以下步骤具体实施：
步骤1：选用原始高阻区熔中照硅单晶抛光片作为n-漂移区；在经过处理的n-漂移区下表面，先进行磷离子注入，然后退火兼高温推进，形成nFS层；
步骤2：对步骤1处理后的硅片上表面进行减薄，并腐蚀，根据耐压要求确定预留的n-漂移区厚度；
步骤3：对步骤2处理后的硅片进行干-湿-干氧化，通过光刻在上表面有源区内形成磷离子注入窗口，然后进行磷离子注入、退火并稍加推进，形成n区；
步骤4：去掉步骤3处理后的硅片表面的氧化层，重新进行干氧氧化，然后采用低压化学气相淀积(LPCVD)形成多晶硅层，并掺杂；
步骤5：对步骤4处理后的硅片，通过光刻形成p基区的硼离子注入窗口，然后利用光刻胶掩蔽进行硼离子注入，去胶后高温推进兼退火，形成p基区及终端区的p场限环，同时n区继续推进；
步骤6：在步骤5处理后的硅片的上表面通过光刻形成n+阴极区的磷离子注入窗口，然后利用光刻胶掩蔽进行磷离子注入，去胶后高温推进兼退火，形成n+阴极区及终端n+截止环；
步骤7：在步骤6处理后的硅片的上表面通过光刻形成p++分流区的硼离子注入窗口，然后利用光刻胶掩蔽进行硼离子注入，去胶后退火，形成p++分流区；
步骤8：在步骤7处理后的硅片的下表面采用硼离子注入及退火兼推进，形成p+阳极区；
步骤9：在步骤8处理后的硅片的上表面淀积磷硅玻璃，并在高温下回流实现元胞表面平整化；
步骤10：在步骤9处理后的硅片的上表面光刻形成淀积接触孔，然后淀积金属铝层，并反刻后合金化，形成阴极和栅极的压焊区图形；
步骤11：在步骤10处理后的硅片的下表面依次溅射铝、钛、镍、银四层金属化膜，经合金化后形成多层金属化的金属化阳极A；
步骤12：在步骤11处理后的硅片上表面利用等离子增强化学气相淀积(PECVD)淀积氮化硅，并反刻，形成阴极和栅极压焊区隔离图形和终端钝化膜；
步骤13：在步骤12处理后的硅片的上表面甩聚酰亚胺膜并反刻，然后进行亚胺固化处理，完成表面钝化保护，最后划片、测试、封装即成。
参照图2，本发明基区电阻控制晶闸管的第二种结构是(在第一种结构基础上的改进)，同样从上到下依次由n+阴极区、p基区、n-漂移区、nFS层和p+阳极区组成的晶闸管，p++分流区与n+阴极区通过铝层相连形成阴极；重掺杂的多晶硅层和其下方的氧化层与左栅n区、p基区分别形成PMOS和NMOS，由同一栅极电压控制；改进之处是，在p++分流区与p基区之间设置有浅p体区，使得p++分流区与p基区通过浅p体区相连形成空穴电流通道。该浅p体区的长度是0.4μm～0.65μm；浓度是1×1015cm-3～2×1016cm-3；厚度是0.5μm～1μm。
由上可见，本发明第一种结构在制备过程中，n区最先形成，不影响后续工艺；p基区和n+阴极区可采用自对准工艺实现；p++分流区采用离子注入实现；
本发明第二种结构的制备过程是在上述步骤7、8之间增加对浅p体区的制作，即在光刻胶及其下方多晶硅和栅氧的掩蔽下进行一次高能硼离子注入，然后退火并去胶，其他步骤均相同。
本发明的基区电阻控制晶闸管第一种结构(即BRT1)的工作原理是：
当在阳-阴极之间加上正向电压(UAK>0)，在栅-阴极正偏压大于NMOS的阈值电压(UGK>UTHN)时，N沟道形成，电子从n+阴极区注入到n-漂移区，使n-漂移区电位下降，于是p+阳极区开始向n-漂移区注入空穴。注入的空穴一部分与沟道过来的电子复合，另一部分会从右侧的p++分流区流出。由于右侧n区，对空穴有一定阻挡作用，因此空穴会在n区下方积累，并进入p基区。当空穴电流在p基区横向电阻上产生的压降超过p基区与n+阴极区形成的pn+结的开启电压时，主晶闸管开通，基区电阻控制晶闸管进入通态。可见，n区的存在，有助于空穴积累，增强器件内部的电导调制效应，故可加速器件导通并降低其通态压降。
当栅-阴极加负偏压大于PMOS的阈值电压(|UGK|>|UTHP|)时，P沟道形成，将p基区与p++分流区连通，空穴通过P沟道抽取，J3结快速截止，器件按pnp晶体管模式快速关断。
在正向阻断状态下，需要在栅-阴极加-5V偏压使P沟道形成，为空穴电流提供通路，以降低阻断漏电流。
本发明的基区电阻控制晶闸管第二种结构(即BRT2)，关断和阻断机理与上述第一种结构有所不同：即当栅-阴极加负偏压大于PMOS的阈值电压(|UGK|>|UTHP|)时，浅p体区处会产生积累区，降低了此处的电阻，有利于空穴通过浅p体区快速抽取，加快器件快速关断。
在正向阻断状态下，浅p体区为空穴电流提供通路，无需加-5V栅压，就可以承受较高的阻断电压。
实验验证：
为了评价本发明上述基区电阻控制晶闸管特性，以1.7kV电压等级为例，利用专业仿真软件对上述的基区电阻控制晶闸管结构的正向阻断特性、导通特性及其脉冲功率放电应用中的开通特性分别进行仿真，结果对比如下：
1)正向阻断特性
参照图3，是本发明两种结构的基区电阻控制晶闸管(BRT1、BRT2)与传统BRT在常温下的正向阻断特性曲线。可见，传统BRT与本发明BRT1的阻断特性曲线完全重合，两者均是在-10V栅极偏压下才能承受1700V的阻断电压下，对应的漏电流为10.2μA/cm2；而BRT2在0V栅极偏压下就能承受1700V的阻断电压，对应的漏电流为9.7μA/cm2。并且，三者在2130V的阻断电压下的漏电流均为0.1mA/cm2。
2)导通特性
参照图4，是本发明两种结构的基区电阻控制晶闸管(BRT1、BRT2)与传统BRT在常温下的导通特性曲线。可见，传统BRT表现出明显的负阻现象，导致其低电流密度下的通态压降很高。在阳极电流密度为20A/cm2时，传统BRT对应的通态压降为1.4V,本发明BRT1的通态压降仅为0.89V，本发明BRT2的通态压降为0.92V，通态压降至少降低了约34％；在阳极电流密度为200A/cm2时，传统BRT与BRT1、BRT2的通态压降均为1.3V。
参照图5，是本发明两种结构的基区电阻控制晶闸管(BRT1、BRT2)与传统BRT在常温下导通时沿p++分流区纵向剖分的内部载流子浓度分布。可见，本发明的BRT1、BRT2阴极侧载流子浓度远高于传统BRT的载流子浓度。这说明本发明的BRT1、BRT2中的n区有助于空穴积累，可以有效地抑制负阻效应，加速器件开通并减低其低电流密度下的通态压降。
参照图6，本发明第二种结构的基区电阻控制晶闸管(BRT2)的导通特性曲线随浅p体区浓度的变化。可见，当浅p体区的浓度由2×1016cm-3增加到6×1016cm-3，本发明BRT2也会出现明显的负阻现象，故浅p体区的浓度需严格控制，并在阻断特性和导通特性之间进行折衷。
3)开通特性
参照图7，是本发明两种结构的基区电阻控制晶闸管(BRT1、BRT2)与传统BRT在脉冲功率应用中的开通电流对比曲线。测试条件为母线电压UCC＝1000V，栅极电阻RG＝4.7Ω，栅极电压VGK＝±10V，电感LS＝8nH，电容C＝0.22μF，电阻R＝0.01Ω。可见，对于传统BRT开通时的峰值电流密度约为3595A/cm2、电流上升率约为67kA/μs；本发明BRT1开通时峰值电流密度约为4274A/cm2、电流上升率约为85kA/μs；本发明BRT2开通时峰值电流密度约为4293A/cm2、电流上升率约为86kA/μs。可见，与传统BRT相比，本发明BRT1、BRT2的峰值电流密度增加了至少18.9％，电流上升率提高了至少约26.9％。因此，本发明BRT1、BRT2比传统BRT具有更高的峰值电流和电流上升率。
Claims (6)
1.一种基区电阻控制晶闸管结构，其特征在于：以n-漂移区作为耐压层，n-漂移区上方中央设置有p基区，p基区上方中央设置有n+阴极区，p基区两侧分别设有n区，右侧的n区内设置有p++分流区，p++分流区上表面的铝层与n+阴极区上表面的铝层相连构成阴极电极K；两侧n区、p基区、部分n+阴极区及部分p++分流区的上表面共同设置有一层栅氧化层，在栅氧化层上表面设置有重掺杂的多晶硅层，该多晶硅层作为栅极G；在阴极电极K与栅极G之间设置有磷硅玻璃层；n-漂移区下表面设置有nFS层，nFS层下表面设置有p+阳极区，p+阳极区的下表面设置有多层的金属化阳极A。
2.根据权利要求1所述的基区电阻控制晶闸管结构，其特征在于：所述的n区浓度是9×1015cm-3～2×1016cm-3。
3.根据权利要求1所述的基区电阻控制晶闸管结构，其特征在于：所述的p基区和p++分流区间距是0.5μm～1.5μm。
4.根据权利要求1所述的基区电阻控制晶闸管结构，其特征在于：在p++分流区与p基区之间还设置有浅p体区，使得p++分流区与p基区通过浅p体区相连形成空穴电流通道。
5.根据权利要求4所述的基区电阻控制晶闸管结构，其特征在于：所述的浅p体区的长度是0.4μm～0.65μm；浓度是1×1015cm-3～2×1016cm-3；厚度是0.5μm～1μm。
6.一种权利要求1所述的基区电阻控制晶闸管的制造方法，其特征在于，按照以下步骤具体实施：
步骤1：选用原始高阻区熔中照硅单晶抛光片作为n-漂移区；在经过处理的n-漂移区下表面，先进行磷离子注入，然后退火兼高温推进，形成nFS层；
步骤2：对步骤1处理后的硅片上表面进行减薄，并腐蚀，根据耐压要求确定预留的n-漂移区厚度；
步骤3：对步骤2处理后的硅片进行干-湿-干氧化，通过光刻在上表面有源区内形成磷离子注入窗口，然后进行磷离子注入、退火并推进，形成n区；
步骤4：去掉步骤3处理后的硅片表面的氧化层，重新进行干氧氧化，然后采用低压化学气相淀积形成多晶硅层，并掺杂；
步骤5：对步骤4处理后的硅片，通过光刻形成p基区的硼离子注入窗口，然后利用光刻胶掩蔽进行硼离子注入，去胶后高温推进兼退火，形成p基区及终端区的p场限环，同时n区继续推进；
步骤6：在步骤5处理后的硅片的上表面通过光刻形成n+阴极区的磷离子注入窗口，然后利用光刻胶掩蔽进行磷离子注入，去胶后高温推进兼退火，形成n+阴极区及终端n+截止环；
步骤7：在步骤6处理后的硅片的上表面通过光刻形成p++分流区的硼离子注入窗口，然后利用光刻胶掩蔽进行硼离子注入，去胶后退火，形成p++分流区；
步骤8：在步骤7处理后的硅片的下表面采用硼离子注入及退火兼推进，形成p+阳极区；
步骤9：在步骤8处理后的硅片的上表面淀积磷硅玻璃，并在高温下回流实现元胞表面平整化；
步骤10：在步骤9处理后的硅片的上表面光刻形成淀积接触孔，然后淀积金属铝层，并反刻后合金化，形成阴极和栅极的压焊区图形；
步骤11：在步骤10处理后的硅片的下表面依次溅射铝、钛、镍、银四层金属化膜，经合金化后形成多层金属化的金属化阳极A；
步骤12：在步骤11处理后的硅片上表面利用等离子增强化学气相淀积淀积氮化硅，并反刻，形成阴极和栅极压焊区隔离图形和终端钝化膜；
步骤13：在步骤12处理后的硅片的上表面甩聚酰亚胺膜并反刻，然后进行亚胺固化处理，完成表面钝化保护，最后划片、测试、封装即成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011155757.XA CN112382660A (zh) | 2020-10-26 | 2020-10-26 | 一种基区电阻控制晶闸管结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011155757.XA CN112382660A (zh) | 2020-10-26 | 2020-10-26 | 一种基区电阻控制晶闸管结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112382660A true CN112382660A (zh) | 2021-02-19 |
Family
ID=74576645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011155757.XA Pending CN112382660A (zh) | 2020-10-26 | 2020-10-26 | 一种基区电阻控制晶闸管结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112382660A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113809167A (zh) * | 2021-08-10 | 2021-12-17 | 西安理工大学 | 一种具有隐埋层的brt及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5198687A (en) * | 1992-07-23 | 1993-03-30 | Baliga Bantval J | Base resistance controlled thyristor with single-polarity turn-on and turn-off control |
| CN109616517A (zh) * | 2018-12-12 | 2019-04-12 | 中国科学院微电子研究所 | 基区电阻控制晶闸管、发射极开关晶闸管及制备方法 |
| CN110212027A (zh) * | 2019-06-10 | 2019-09-06 | 西安理工大学 | 电子注入增强型双模式mos控制晶闸管及其制造方法 |
-
2020
- 2020-10-26 CN CN202011155757.XA patent/CN112382660A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5198687A (en) * | 1992-07-23 | 1993-03-30 | Baliga Bantval J | Base resistance controlled thyristor with single-polarity turn-on and turn-off control |
| CN109616517A (zh) * | 2018-12-12 | 2019-04-12 | 中国科学院微电子研究所 | 基区电阻控制晶闸管、发射极开关晶闸管及制备方法 |
| CN110212027A (zh) * | 2019-06-10 | 2019-09-06 | 西安理工大学 | 电子注入增强型双模式mos控制晶闸管及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113809167A (zh) * | 2021-08-10 | 2021-12-17 | 西安理工大学 | 一种具有隐埋层的brt及其制造方法 |
| CN113809167B (zh) * | 2021-08-10 | 2024-01-09 | 西安理工大学 | 一种具有隐埋层的brt及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110190113B (zh) | 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 | |
| CN109065607B (zh) | 一种双极型功率半导体器件及其制备方法 | |
| CN105161539A (zh) | 碳化硅mosfet器件及其制作方法 | |
| JP2002319676A (ja) | 半導体装置とその製造方法およびその制御方法 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN114823911A (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| CN112038401A (zh) | 一种绝缘栅双极性晶体管结构及其制备方法 | |
| WO2019242100A1 (zh) | 氧化镓垂直结构半导体电子器件及其制作方法 | |
| CN113314613A (zh) | 具有雪崩电荷渡越缓冲层的碳化硅mosfet器件及制备方法 | |
| WO2018000223A1 (zh) | 一种绝缘栅双极型晶体管结构及其制造方法 | |
| CN110212027B (zh) | 电子注入增强型双模式mos控制晶闸管及其制造方法 | |
| CN112382660A (zh) | 一种基区电阻控制晶闸管结构及其制造方法 | |
| JPH1140808A (ja) | 半導体装置およびその製造方法 | |
| CN107564959B (zh) | 一种mos栅控晶闸管及其制作方法 | |
| CN109087946B (zh) | 一种沟槽栅mos控制晶闸管及其制作方法 | |
| CN115295613B (zh) | 一种快恢复二极管结构及其制造方法 | |
| JPH04274368A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| CN214588866U (zh) | 低电容igbt器件 | |
| CN112382568B (zh) | 一种mos控制晶闸管的制造方法 | |
| CN114628507A (zh) | 具有沟槽-平面柵的发射极开关晶闸管及其制造方法 | |
| CN110752257B (zh) | 一种mos栅控晶闸管及其制造方法 | |
| CN113809167B (zh) | 一种具有隐埋层的brt及其制造方法 | |
| CN114783873B (zh) | 具有两层外延的碳化硅凹槽mos栅控晶闸管的制造方法 | |
| CN217719611U (zh) | 一种具有三层外延的碳化硅凹槽mos栅控晶闸管 | |
| CN217719610U (zh) | 一种具有两层外延的碳化硅凹槽mos栅控晶闸管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |