CN113809167A - 一种具有隐埋层的brt及其制造方法 - Google Patents
一种具有隐埋层的brt及其制造方法 Download PDFInfo
- Publication number
- CN113809167A CN113809167A CN202110915230.0A CN202110915230A CN113809167A CN 113809167 A CN113809167 A CN 113809167A CN 202110915230 A CN202110915230 A CN 202110915230A CN 113809167 A CN113809167 A CN 113809167A
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- buried
- brt
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 16
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 16
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 239000011521 glass Substances 0.000 claims abstract description 4
- 238000003860 storage Methods 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- -1 phosphorus ions Chemical class 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 230000000903 blocking effect Effects 0.000 claims description 19
- 238000002347 injection Methods 0.000 claims description 18
- 239000007924 injection Substances 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 18
- 229910052796 boron Inorganic materials 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims description 12
- 239000011574 phosphorus Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000005360 phosphosilicate glass Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 238000010992 reflux Methods 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 238000005275 alloying Methods 0.000 claims description 3
- 210000004027 cell Anatomy 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000011104 metalized film Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 238000004857 zone melting Methods 0.000 claims description 3
- 238000005265 energy consumption Methods 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 description 23
- 230000007423 decrease Effects 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种具有隐埋层的BRT，n‑漂移区上部设有p基区及n+阴极区；n‑漂移区上部的p基区的两侧设有与p基区两侧相接触的隐埋层；在隐埋层上方靠外侧设有p++分流区，两侧的p++分流区上表面铝层与n+阴极区上表面铝层连成阴极K；部分n+阴极区、p基区及部分p++分流区上表面共同设有栅氧化层及多晶硅层的栅极G；阴极K与栅极G之间设有磷硅玻璃层；在n‑漂移区下表面依次设有nFS层、p+阳极区和金属化阳极A；该隐埋层选用N型的掺杂层；或者选用隐埋二氧化硅层。本发明还公开了该种具有隐埋层BRT的制造方法。本发明的BRT，有效抑制了电压折回现象，降低了器件通态压降并提高开关速度，从而降低了能耗。
Description
技术领域
本发明属于电力半导体器件技术领域，涉及一种具有隐埋层的BRT，本发明还涉及该种具有隐埋层的BRT的制造方法。
背景技术
基区电阻控制晶闸管(BRT)是在现有MOS控制晶闸管(MCT)的基础上开发的另一种MOS栅控晶闸管。相对于MCT而言，虽然BRT的制作工艺大大简化，但在低电流下仍存在一种非常严重的电压折回(Snapback)现象，导致其开通速度较慢，开通损耗较大。
发明内容
本发明的目的是提供一种具有隐埋层的BRT，解决了现有技术的BRT由于结构的局限，导致开通速度较慢，开通损耗较大的问题。
本发明的另一目的是提供该种具有隐埋层的BRT的制造方法。
本发明采用的技术方案是，一种具有隐埋层的BRT，以n-漂移区作为衬底，在n-漂移区上部中间位置设置有p基区，在p基区上部中间位置设置有n+阴极区；在n-漂移区上部的p基区的两侧分别设置有与p基区两侧相接触的隐埋层；在隐埋层上方靠外侧设置有p++分流区，两侧的p++分流区上表面的铝层与n+阴极区上表面中间位置的铝层相连构成阴极K；部分n+阴极区、p基区及部分p++分流区的上表面共同设置有一层栅氧化层，在栅氧化层上表面设置有重掺杂的多晶硅层，该多晶硅层作为栅极G；在阴极K与栅极G之间设置有磷硅玻璃层PSG；在n-漂移区下表面设置有nFS层，在nFS层下表面设置有p+阳极区，在p+阳极区的下表面设置有多层的金属化阳极A；
该隐埋层选用N型的掺杂层作为载流子存储层，简称隐埋N型载流子存储层；或者选用隐埋二氧化硅层作为载流子阻挡层，简称埋氧层。
本发明采用的另一技术方案是，一种具有隐埋层的BRT的制造方法，按照以下步骤具体实施：
步骤1、选用原始的高阻区熔中照硅单晶抛光片作为n-漂移区，进行预先处理，在处理后的n-漂移区下表面，先采用磷离子注入，退火兼推进，在下表面形成nFS层；
步骤2、去掉步骤1处理后的硅片表面的氧化层，采用干氧氧化形成上、下表面的牺牲氧化层；
步骤3、对步骤2处理后的硅片上表面进行光刻，形成p基区以及终端场环区的硼离子注入窗口，采用光刻胶掩蔽进行硼离子注入；然后，在下表面也进行硼离子注入，去胶后进行高温退火兼推进，在硅片上表面形成选择性p基区，使得下表面形成p+阳极区；
步骤4、在步骤3处理后的硅片的上表面，通过光刻形成与p基区注入窗口完全相同的n+阴极区的磷离子注入窗口，然后采用光刻胶掩蔽进行磷离子注入，去胶后高温推进兼退火，形成n+阴极区，实现自对准的N沟道；
步骤5、在步骤4处理后的硅片的上表面，通过光刻形成n型隐埋层的离子注入窗口，利用光刻胶掩蔽进行高能磷离子或者氧离子注入，采用倒掺杂工艺形成隐埋N型载流子存储层BN-CS或者隐埋二氧化硅层BOX；
步骤6、去掉步骤5处理后的硅片表面的氧化层，重新进行干氧氧化，然后采用化学气相淀积形成多晶硅层，并掺杂；
步骤7、在步骤6处理后的硅片上表面进行光刻，去掉多晶硅层并保留栅极氧化层，形成p++分流区的硼离子注入窗口，然后采用光刻胶掩蔽进行硼离子注入，去胶后进行退火，形成p++分流区；
步骤8、在步骤7处理后的硅片上表面淀积磷硅玻璃，并在高温下回流实现元胞表面平整化；
步骤9、在步骤8处理后的硅片的上表面光刻形成阴极接触孔，二次回流，然后上表面淀积金属铝层并反刻，下表面依次溅射铝、钛、镍、银四层金属化膜，经合金化后，上表面形成金属化的阴极K、下表面形成多层金属化阳极A；
步骤10、对步骤9处理后的硅片的上表面甩聚酰亚胺膜，通过光刻形成栅极和阴极的压焊区图形，并进行聚酰亚胺固化处理，终端区表面钝化保护，划片，即成。
本发明的有益效果是，隐埋层的引入能够在器件导通时起到阻挡空穴从p++分流区抽取的作用，使器件产生类似于IGBT的电子注入增强(IE)效应，加速晶闸管导通，从而抑制电压折回现象。该发明具有很低的通态压降和较快的关断速度，制作工艺与IGBT完全兼容，工艺成本低，适于实际应用。本发明的器件结构，不仅驱动电路简单，而且具有低的通态压降及快的开关速度，同时能够有效抑制BRT的电压折回(Snapback)现象，改善通态压降与关断能耗的折衷关系。
附图说明
图1为现有技术的基区电阻控制晶闸管(BRT)的基本结构示意图；
图2为本发明具有隐埋层的BRT的基本结构示意图；
图3为本发明具有隐埋N型载流子存储层的BRT(以下简称BN-CS-BRT)和具有隐埋二氧化硅层的BRT(以下简称BOX-BRT)与现有技术的BRT在常温(300K)和高温(400K)下的正向阻断特性曲线；
图4为本发明BN-CS-BRT和BOX-BRT与现有技术的BRT在常温(300K)和高温(400K)时的通态特性对比曲线；
图5为本发明BN-CS-BRT和BOX-BRT与现有技术的BRT阴极侧电子注入效率γn随阴极电流密度JK的变化曲线对比；
图6为本发明BN-CS-BRT和BOX-BRT与现有技术的BRT阳极侧空穴注入效率γp随阳极电流密度JA的变化曲线对比；
图7是本发明BN-CS-BRT的隐埋N型载流子存储层的浓度对器件通态压降VT和击穿电压VBR的影响；
图8是本发明BN-CS-BRT的隐埋N型载流子存储层的厚度对器件通态压降VT和击穿电压VBR的影响；
图9是本发明BN-CS-BRT和BOX-BRT与现有技术的BRT通态压降与少子寿命τp0的关系曲线；
图10是本发明BN-CS-BRT和BOX-BRT与现有技术的BRT通态压降与关断损耗的折衷关系曲线对比图；
图11是本发明BN-CS-BRT的隐埋N型载流子存储层与p基区的横向间距偏差Δx对器件通态压降VT和击穿电压VBR的影响；
图12是本发明BN-CS-BRT的隐埋N型载流子存储层与p++分流区的纵向间距Δy对器件通态压降VT和击穿电压VBR的影响；
图13是本发明BOX-BRT的埋氧层与p基区的横向间距偏差Δx对器件通态压降VT和击穿电压VBR的影响；
图14是本发明BOX-BRT的埋氧层与p++分流区的纵向间距Δy对器件通态压降VT和击穿电压VBR的影响；
图15是本发明具有隐埋层的BRT的制作工艺流程示意图。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
参照图1，现有技术的基区电阻控制晶闸管(BRT)的主体结构是，由n+阴极区、p基区、n-漂移区、nFS层和p+阳极区构成，其中，p++分流区与n+阴极区通过铝层相连形成阴极；重掺杂的多晶硅层与其下方的栅氧化层和n-漂移区、p基区分别形成pMOS和nMOS，由同一个栅极电压控制。
参照图2，本发明具有隐埋层的BRT的结构是，整个器件以n-漂移区作为衬底，在n-漂移区上部中间位置设置有p基区，在p基区上部中间位置设置有n+阴极区；在n-漂移区上部的p基区的两侧分别设置有与p基区两侧相接触的隐埋层，该隐埋层选用N型的掺杂层或二氧化硅层，该隐埋层就是指图2中显示的BN-CS或BOX；在隐埋层上方靠外侧设置有p++分流区，两侧的p++分流区上表面的铝层与n+阴极区上表面中间位置的铝层相连构成阴极K；部分n+阴极区、p基区及部分p++分流区的上表面共同设置有一层栅氧化层，在栅氧化层上表面设置有重掺杂的多晶硅层，该多晶硅层作为栅极G；在阴极K与栅极G之间设置有磷硅玻璃层(PSG)；在n-漂移区下表面设置有nFS层，在nFS层下表面设置有p+阳极区，在p+阳极区的下表面设置有多层的金属化阳极A。
对比图1、图2可见，本发明BRT器件结构相比现有技术的BRT结构不同的是，本发明在n-漂移区上方的p基区的两侧，分别设置了与p基区两侧相接触的隐埋层(即BN-CS或BOX)，该隐埋层选用N型的掺杂层作为载流子存储层(简称隐埋N型载流子存储层，BN-CS)或者隐埋二氧化硅层(简称埋氧层，BOX)作为载流子阻挡层。
隐埋N型载流子存储层的浓度是1×1015cm-3～9×1015cm-3，厚度是0.6μm～2μm；隐埋N型载流子存储层与p基区的横向间距偏差Δx是-0.25μm～1.2μm；隐埋N型载流子存储层与p++分流区的纵向间距Δy是0.5μm～1.5μm。
隐埋二氧化硅层的厚度是0.5μm；隐埋二氧化硅层与p基区的横向间距偏差Δx是-0.5μm～1.5μm；隐埋二氧化硅层与p++分流区的纵向间距Δ是0μm～1.5μm。
本发明BRT器件结构的工作原理是：
当在栅-阴极加的正电压大于阈值电压时，栅极下方p基区表面的N沟道形成，电子从n+阴极区经过N沟道注入到n-漂移区，使n-漂移区电位下降；当由p+阳极区与nFS层形成的J1结的电位大于其开启电压时，p+阳极区开始向n-漂移区注入空穴。阳极区注入的空穴除了与N沟道过来的电子复合外，会在隐埋层下方积累，并进入p基区，引起p基区的电位升高。若p基区电位升高并超过p基区与n+阴极区形成的J3结的开启电压时，n+阴极区开始向n-漂移区注入电子，于是阴极侧的npn晶体管和阳极侧的pnp相互驱动。当两者的电流放大系数大于1时，主晶闸管开通，从而使器件的通态压降大大降低。可见，在导通的过程中，隐埋层有助于空穴在隐埋层下方及p基区内的积累，从而导致阴极侧产生电子注入增强，加快器件中晶闸管的导通，从而避免了电压折回(Snapback)现象。
当栅极加负电压大于阈值电压时，栅极下方的n-漂移区的表面形成P沟道，将p基区与p++分流区连通，于是空穴通过P沟道抽取到阴极，器件快速关断。若器件要使恢复到正向阻断状态下，仍需在栅-阴极间加-5V电压以维持P沟道，为泄漏电流提供通路。否则，无法维持较高的正向阻断电压。
特性验证
为了评价本发明具有隐埋层的BRT的多个特性，以6.5kV电压等级为例，利用专业仿真软件对上述的具有两种隐埋层的BRT在常温(300K)和高温(400K)下的正向阻断特性、导通特性及开关特性分别进行仿真，并与现有技术的BRT的特性进行了对比。
1、正向阻断特性
参照图3，是本发明具有隐埋N型载流子存储层的BRT(以下简称BN-CS-BRT)和具有隐埋二氧化硅层的BRT(以下简称BOX-BRT)与现有技术的BRT在常温(300K)和高温(400K)下的正向阻断特性曲线。由图3可见，在300K室温时，三者的阻断电压均可达到7800V；在400K高温下，与现有技术的BRT相比，本发明BN-CS-BRT的阻断电压和漏电流均有所降低，而本发明BOX-BRT的阻断电压有所提高，同时漏电流显著下降。这就说明本发明BOX-BRT具有更好的阻断特性。
2、正向导通特性
参照图4，是本发明BN-CS-BRT和BOX-BRT与现有技术的BRT在常温(300K)和高温(400K)时的通态特性对比曲线。可见，本发明两种具有隐埋层BRT的器件均可以有效抑制Snapback现象，并且在阳极电流密度JA低于40A/cm2时BOX-BRT和BN-CS-BRT的通态压降显著低于现有技术的BRT。
参照图5，是本发明BN-CS-BRT和BOX-BRT与现有技术的BRT阴极侧电子注入效率γn随阴极电流密度JK的变化曲线对比。由图5可见，本发明BN-CS-BRT和BOX-BRT器件的阴极电子注入效率γn高于现有技术的BRT结构，并且BOX-BRT在大电流下更为显著，说明本发明BOX-BRT中的IE效应比BN-CS-BRT更为强烈。
参照图6，是本发明BN-CS-BRT和BOX-BRT与现有技术的BRT阳极侧空穴注入效率γp随阳极电流密度JA的变化曲线对比。由图6可见，本发明BN-CS-BRT与现有技术的BRT的阳极侧空穴注入效率γp完全相同，而本发明BOX-BRT器件的阳极空穴注入效率γp稍高于BN-CS-BRT和现有技术的BRT。
参照图7，是本发明BN-CS-BRT和BOX-BRT与现有技术的BRT在相同的阳极电流密度下通态压降VT与少子寿命τp0的关系曲线对比。由图7可见，三种结构的通态压降均随基区载流子寿命的增加而减小，在相同的少子寿命下，现有技术的BRT的VT最大，BN-CS-BRT的VT次之，BOX-BRT的VT最低。这说明采用本发明BN-CS-BRT和BOX-BRT可以改善器件通态压降。
参照图8，本发明BN-CS-BRT和BOX-BRT与现有技术的BRT在相同的寿命下关断能耗密度Eoff与通态压降VT的折衷关系曲线对比。由图8可见，BOX-BRT的通态特性与关断特性的折衷最好，BN-CS-BRT次之，现有技术的BRT较差。这说明采用本发明BN-CS-BRT和BOX-BRT可以改善器件通态压降与关断能耗的折衷关系。
3、关键结构参数对器件特性的影响
影响器件特性的关键结构参数为隐埋N型载流子存储层的浓度和厚度以及位置或者埋氧层的位置。
参照图9，是本发明BN-CS-BRT的隐埋N型载流子存储层的浓度对器件通态压降VT和击穿电压VBR的影响。由图9可见，当N型载流子存储层的浓度从1×1015cm-3增大到1×1016cm-3，通态压降VT逐渐下降，击穿电压VBR先缓慢下降，并当N型载流子存储层的浓度大于9×1015cm-3时VBR急剧下降，此时VT很小。
参照图10，是本发明BN-CS-BRT的隐埋N型载流子存储层的厚度对器件通态压降VT和击穿电压VBR的影响。由图10可见，当N型载流子存储层的厚度从0.6μm增大到2.5μm时，通态压降VT逐渐下降，击穿电压VBR也是先缓慢下降，但当N型载流子存储层的厚度大于2μm时VBR急剧下降，此时VT也很小。
参照图11，是本发明BN-CS-BRT的隐埋N型载流子存储层与p基区的横向间距偏差Δx对器件通态压降VT和击穿电压VBR的影响。由图11可见，当隐埋N型载流子存储层与p基区的横向间距偏差Δx＝0(即两者恰好相接)时，通态压降VT较低，同时击穿电压VBR较高。当N型载流子存储层与p基区的横向间距偏差Δx<0(即两者相交叠)时，随Δx绝对值增大，通态压降VT变化很小，击穿电压VBR急剧下降；当隐埋N型载流子存储层与p基区的横向间距置偏差Δx>0(即两者不交叠)时，随Δx值增大，通态压降VT逐渐增加，击穿电压VBR几乎保持不变。
参照图12，是本发明BN-CS-BRT的隐埋N型载流子存储层与p++分流区的纵向间距Δy对器件通态压降VT和击穿电压VBR的影响。由图12可见，随隐埋N型载流子存储层与p++分流区的纵向间距Δy增加，通态压降VT逐渐增加，击穿电压VBR先增加而后下降；当Δy＝1μm时，通态压降VT较低，同时击穿电压VBR较高。
由上述图9、图10、图11、图12可知，隐埋N型载流子存储层的浓度越高、厚度越厚，导通特性越好，但阻断特性变差；隐埋N型载流子存储层与p基区的横向间距偏差Δx越大，导通特性越好，阻断特性越差；隐埋N型载流子存储层与p++分流区的纵向间距Δy越大，导通特性越差，阻断电压先增后减。故在实际制作工艺中，隐埋N型载流子存储层的浓度可以控制在2×1015cm-3～9×1015cm-3范围内，厚度可以控制在0.6μm～2.0μm范围内；隐埋N型载流子存储层与p基区的横向间距偏差Δx可以控制在-0.25μm～1.5μm，与p++分流区的纵向间距Δy可以控制在0.5μm～2μm。
参照图13，是本发明BOX-BRT的埋氧层与p基区的横向间距偏差Δx对器件通态压降VT和击穿电压VBR的影响。由图13可见，当埋氧层与p基区的横向间距偏差Δx<0(即两者相交叠)时，随Δx绝对值增大，通态压降VT有所减小，击穿电压VBR变化很小；当埋氧层与p基区的横向间距偏差Δx>0(即两者不交叠)时，随Δx值增大，通态压降VT明显增加，击穿电压VBR增加较慢。
参照图14，是本发明BOX-BRT的埋氧层与p++分流区的纵向间距Δy对器件通态压降VT和击穿电压VBR的影响；由图14可见，随埋氧层与p++分流区的纵向间距Δy增加时，通态压降VT逐渐增大，击穿电压VBR先稍有增加然后保持不变；当Δy＝0.2μm时，通态压降VT较低，同时击穿电压VBR较高。
参照图13、图14，埋氧层与p基区的横向间距偏差越大，阻断特性越好，导通特性越差；埋氧层与p++分流区的纵向间距越大，阻断电压变化较小，导通特性越差。故在实际制作工艺中，埋氧层与p基区的横向间距偏差Δx可控制在-0.5μm～1.5μm，与p++分流区的纵向间距Δy可以控制在0～1.5μm。
参照图15，本发明具有隐埋层的BRT的制造方法，按照以下步骤具体实施：
步骤1、选用原始的高阻区熔中照硅单晶抛光片作为n-漂移区，进行预先处理，在处理后的n-漂移区下表面，先采用磷离子注入，退火兼推进，在下表面形成nFS层；
步骤2、去掉步骤1处理后的硅片表面的氧化层，采用干氧氧化形成上、下表面的牺牲氧化层；
步骤3、对步骤2处理后的硅片上表面进行光刻，形成p基区以及终端场环区(图15中未画出)的硼离子注入窗口，然后采用光刻胶掩蔽进行硼离子注入；然后，在下表面也进行硼离子注入，去胶后进行高温退火兼推进，在硅片上表面形成选择性p基区，使得下表面形成p+阳极区；
步骤4、在步骤3处理后的硅片的上表面，通过光刻形成与p基区注入窗口完全相同的n+阴极区的磷离子注入窗口，然后采用光刻胶掩蔽进行磷离子注入，去胶后高温推进兼退火，形成n+阴极区，实现自对准的N沟道；
步骤5、在步骤4处理后的硅片的上表面，通过光刻形成n型隐埋层的离子注入窗口，利用光刻胶掩蔽进行高能磷离子(P+)或者氧离子(O+)注入，采用倒掺杂工艺形成隐埋N型载流子存储层(BN-CS)或者隐埋二氧化硅层(BOX)；
步骤6、去掉步骤5处理后的硅片表面的氧化层，重新进行干氧氧化，然后采用化学气相淀积形成多晶硅层，并掺杂；
步骤7、在步骤6处理后的硅片上表面进行光刻，去掉多晶硅层并保留栅极氧化层，形成p++分流区的硼离子注入窗口，然后采用光刻胶掩蔽进行硼离子注入，去胶后进行退火，形成p++分流区；
步骤8、在步骤7处理后的硅片上表面淀积磷硅玻璃，并在高温下回流实现元胞表面平整化；
步骤9、在步骤8处理后的硅片的上表面光刻形成阴极接触孔，二次回流，然后上表面淀积金属铝层并反刻，下表面依次溅射铝、钛、镍、银四层金属化膜，经合金化后，上表面形成金属化的阴极K、下表面形成多层金属化阳极A；
步骤10、最后对步骤9处理后的硅片的上表面甩聚酰亚胺膜，通过光刻形成栅极和阴极的压焊区图形，并进行聚酰亚胺固化处理，终端区表面钝化保护，划片，即成。
参照图15，本发明器件在制造过程中，共需要进行五次离子注入：第一次是磷离子(P+)注入，在背面形成nFS层；第二次是硼离子(B+)注入，推进兼退火后在上表面形成选择性p基区以及终端的场环区、下表面形成p+阳极区；第三次是在p基区表面中央进行磷离子(P+)注入，推进兼退火后形成n+阴极区；第四次是在p基区两侧进行高能磷离子(P+)注入或氧离子(O+)注入，退火后形成隐埋的N型载流子存储层或埋氧层；第五次是在n-漂移区表面p基区两侧进行硼离子(B+)注入，退火后形成p++分流区。
Claims (6)
1.一种具有隐埋层的BRT，其特征在于：以n-漂移区作为衬底，在n-漂移区上部中间位置设置有p基区，在p基区上部中间位置设置有n+阴极区；在n-漂移区上部的p基区的两侧分别设置有与p基区两侧相接触的隐埋层；在隐埋层上方靠外侧设置有p++分流区，两侧的p++分流区上表面的铝层与n+阴极区上表面中间位置的铝层相连构成阴极K；部分n+阴极区、p基区及部分p++分流区的上表面共同设置有一层栅氧化层，在栅氧化层上表面设置有重掺杂的多晶硅层，该多晶硅层作为栅极G；在阴极K与栅极G之间设置有磷硅玻璃层PSG；在n-漂移区下表面设置有nFS层，在nFS层下表面设置有p+阳极区，在p+阳极区的下表面设置有多层的金属化阳极A；
该隐埋层选用N型的掺杂层作为载流子存储层，简称隐埋N型载流子存储层；或者选用隐埋二氧化硅层作为载流子阻挡层，简称埋氧层。
2.根据权利要求1所述的具有隐埋层的BRT，其特征在于：所述的隐埋N型载流子存储层的浓度是2×1015cm-3～9×1015cm-3，厚度是0.6μm～2μm。
3.根据权利要求1所述的具有隐埋层的BRT，其特征在于：所述的隐埋N型载流子存储层与p基区的横向间距偏差Δx是-0.25μm～1.5μm；隐埋N型载流子存储层与p++分流区的纵向间距Δy是0.5μm～2μm。
4.根据权利要求1所述的具有隐埋层的BRT，其特征在于：所述的隐埋二氧化硅层的厚度是0.5μm。
5.根据权利要求1所述的具有隐埋层的BRT，其特征在于：所述的隐埋二氧化硅层与p基区的横向间距偏差Δx是-0.5μm～1.5μm；隐埋二氧化硅层与p++分流区的纵向间距Δy是0μm～1.5μm。
6.根据权利要求1-5任一所述的具有隐埋层的BRT的制造方法，其特征在于，按照以下步骤具体实施：
步骤1、选用原始的高阻区熔中照硅单晶抛光片作为n-漂移区，进行预先处理，在处理后的n-漂移区下表面，先采用磷离子注入，退火兼推进，在下表面形成nFS层；
步骤2、去掉步骤1处理后的硅片表面的氧化层，采用干氧氧化形成上、下表面的牺牲氧化层；
步骤3、对步骤2处理后的硅片上表面进行光刻，形成p基区以及终端场环区的硼离子注入窗口，采用光刻胶掩蔽进行硼离子注入；然后，在下表面也进行硼离子注入，去胶后进行退火兼推进，在硅片上表面形成选择性p基区，使得下表面形成p+阳极区；
步骤4、在步骤3处理后的硅片的上表面，通过光刻形成与p基区注入窗口完全相同的n+阴极区的磷离子注入窗口，然后采用光刻胶掩蔽进行磷离子注入，去胶后推进兼退火，形成n+阴极区，实现自对准的N沟道；
步骤5、在步骤4处理后的硅片的上表面，通过光刻形成n型隐埋层的离子注入窗口，利用光刻胶掩蔽进行高能磷离子或者氧离子注入，采用倒掺杂工艺形成隐埋N型载流子存储层或者隐埋二氧化硅层；
步骤6、去掉步骤5处理后的硅片表面的氧化层，重新进行干氧氧化，然后采用化学气相淀积形成多晶硅层，并掺杂；
步骤7、在步骤6处理后的硅片上表面进行光刻，去掉多晶硅层并保留栅极氧化层，形成p++分流区的硼离子注入窗口，然后采用光刻胶掩蔽进行硼离子注入，去胶后进行退火，形成p++分流区；
步骤8、在步骤7处理后的硅片上表面淀积磷硅玻璃，并回流实现元胞表面平整化；
步骤9、在步骤8处理后的硅片的上表面光刻形成阴极接触孔，二次回流，然后上表面淀积金属铝层并反刻，下表面依次溅射铝、钛、镍、银四层金属化膜，经合金化后，上表面形成金属化的阴极K、下表面形成多层金属化阳极A；
步骤10、对步骤9处理后的硅片的上表面甩聚酰亚胺膜，通过光刻形成栅极和阴极的压焊区图形，并进行聚酰亚胺固化处理，终端区表面钝化保护，划片，即成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110915230.0A CN113809167B (zh) | 2021-08-10 | 2021-08-10 | 一种具有隐埋层的brt及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110915230.0A CN113809167B (zh) | 2021-08-10 | 2021-08-10 | 一种具有隐埋层的brt及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113809167A true CN113809167A (zh) | 2021-12-17 |
| CN113809167B CN113809167B (zh) | 2024-01-09 |
Family
ID=78942980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110915230.0A Active CN113809167B (zh) | 2021-08-10 | 2021-08-10 | 一种具有隐埋层的brt及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113809167B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1157488A (zh) * | 1995-10-13 | 1997-08-20 | Abb管理有限公司 | 功率半导体器件 |
| CN103377920A (zh) * | 2012-04-27 | 2013-10-30 | 无锡维赛半导体有限公司 | 绝缘栅双极晶体管及其制备方法 |
| CN109616518A (zh) * | 2018-12-13 | 2019-04-12 | 中国科学院微电子研究所 | 一种mos栅控晶闸管 |
| CN109887844A (zh) * | 2019-02-26 | 2019-06-14 | 中国科学院微电子研究所 | 一种双埋层mos栅控晶闸管及制备方法 |
| CN110212027A (zh) * | 2019-06-10 | 2019-09-06 | 西安理工大学 | 电子注入增强型双模式mos控制晶闸管及其制造方法 |
| CN112382660A (zh) * | 2020-10-26 | 2021-02-19 | 西安理工大学 | 一种基区电阻控制晶闸管结构及其制造方法 |
-
2021
- 2021-08-10 CN CN202110915230.0A patent/CN113809167B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1157488A (zh) * | 1995-10-13 | 1997-08-20 | Abb管理有限公司 | 功率半导体器件 |
| CN103377920A (zh) * | 2012-04-27 | 2013-10-30 | 无锡维赛半导体有限公司 | 绝缘栅双极晶体管及其制备方法 |
| CN109616518A (zh) * | 2018-12-13 | 2019-04-12 | 中国科学院微电子研究所 | 一种mos栅控晶闸管 |
| CN109887844A (zh) * | 2019-02-26 | 2019-06-14 | 中国科学院微电子研究所 | 一种双埋层mos栅控晶闸管及制备方法 |
| CN110212027A (zh) * | 2019-06-10 | 2019-09-06 | 西安理工大学 | 电子注入增强型双模式mos控制晶闸管及其制造方法 |
| CN112382660A (zh) * | 2020-10-26 | 2021-02-19 | 西安理工大学 | 一种基区电阻控制晶闸管结构及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| FEI HU ET AL: "Snapback-free base resistance controlled thysitor with floating N-region", 《IEICE ELECTRONICS EXPRESS》, pages 1 - 6 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113809167B (zh) | 2024-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5194273B2 (ja) | 半導体装置 | |
| CN103208531B (zh) | 一种快恢复二极管frd芯片及其制作方法 | |
| CN108242465B (zh) | 一种门极换流晶闸管及其制备方法 | |
| US9806152B2 (en) | Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base | |
| CN111834449B (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| CN112038401A (zh) | 一种绝缘栅双极性晶体管结构及其制备方法 | |
| CN110610986B (zh) | 一种利用结终端集成横向续流二极管的rc-igbt器件 | |
| CN110212027B (zh) | 电子注入增强型双模式mos控制晶闸管及其制造方法 | |
| CN109087946B (zh) | 一种沟槽栅mos控制晶闸管及其制作方法 | |
| CN107564959B (zh) | 一种mos栅控晶闸管及其制作方法 | |
| CN114628507A (zh) | 具有沟槽-平面柵的发射极开关晶闸管及其制造方法 | |
| CN113809167B (zh) | 一种具有隐埋层的brt及其制造方法 | |
| CN112382568B (zh) | 一种mos控制晶闸管的制造方法 | |
| CN111211167B (zh) | 一种消除负阻效应的rc-igbt器件结构 | |
| CN112466935B (zh) | 一种具有集电极多晶硅电子通道的rc-igbt器件 | |
| KR20150076716A (ko) | 전력 반도체 소자 | |
| CN112382660A (zh) | 一种基区电阻控制晶闸管结构及其制造方法 | |
| CN114783875B (zh) | 具有四层外延的碳化硅凹槽mos栅控晶闸管的制造方法 | |
| CN217719612U (zh) | 一种具有四层外延的碳化硅凹槽mos栅控晶闸管 | |
| CN114783873B (zh) | 具有两层外延的碳化硅凹槽mos栅控晶闸管的制造方法 | |
| CN113809166B (zh) | 一种具有n+调整区的双模式GCT及其制备方法 | |
| CN217719611U (zh) | 一种具有三层外延的碳化硅凹槽mos栅控晶闸管 | |
| CN217719610U (zh) | 一种具有两层外延的碳化硅凹槽mos栅控晶闸管 | |
| CN110379853B (zh) | 一种mos控制晶闸管 | |
| CN113437135B (zh) | 一种压控型发射极关断晶闸管器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |