CN107731897A - 一种沟槽栅电荷存储型igbt及其制造方法 - Google Patents
一种沟槽栅电荷存储型igbt及其制造方法 Download PDFInfo
- Publication number
- CN107731897A CN107731897A CN201710984650.8A CN201710984650A CN107731897A CN 107731897 A CN107731897 A CN 107731897A CN 201710984650 A CN201710984650 A CN 201710984650A CN 107731897 A CN107731897 A CN 107731897A
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- areas
- charge storage
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000007667 floating Methods 0.000 claims abstract description 38
- 230000005684 electric field Effects 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 227
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 74
- 229910052710 silicon Inorganic materials 0.000 claims description 74
- 239000010703 silicon Substances 0.000 claims description 74
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- 239000012535 impurity Substances 0.000 claims description 34
- 238000001459 lithography Methods 0.000 claims description 29
- 238000000137 annealing Methods 0.000 claims description 28
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 24
- 229910052760 oxygen Inorganic materials 0.000 claims description 24
- 239000001301 oxygen Substances 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 238000002360 preparation method Methods 0.000 claims description 21
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 20
- 229910052698 phosphorus Inorganic materials 0.000 claims description 18
- 239000011574 phosphorus Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 230000005611 electricity Effects 0.000 claims description 9
- 238000000407 epitaxy Methods 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 8
- 239000002210 silicon-based material Substances 0.000 claims description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 230000036961 partial effect Effects 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 15
- 230000002829 reductive effect Effects 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 230000002411 adverse Effects 0.000 abstract description 3
- 230000010355 oscillation Effects 0.000 abstract description 3
- 238000011982 device technology Methods 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 239000004411 aluminium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000004993 binary fission Effects 0.000 description 2
- 230000001010 compromised effect Effects 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003389 potentiating effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种沟槽栅电荷存储型IGBT及其制造方法，属于功率半导体器件技术领域。本发明通过合理引入分裂沟槽栅结构和浮空P型体区，在不影响IGBT器件阈值电压和开通的情况下，减小了密勒电容，改善了密勒效应带来的不利影响；降低了整体栅电容，提高了器件开关速度，降低器件的开关损耗，改善传统CSTBT结构正向导通压降与关断损耗之间的折中；避免了器件开启动态过程中的电流、电压振荡和EMI问题，提高了器件的可靠性；改善了沟槽底部电场集中效应，提高了器件的击穿电压；提高器件发射极端的载流子增强效应，改善了漂移区的载流子浓度分布，进一步改善了正向导通压降与关断损耗的折中。此外，本发明提出的制造方法具有实现难度低、产品良率高、成本低的优势。
Description
技术领域
本发明属于功率半导体器件技术领域，涉及绝缘栅双极型晶体管(IGBT)，具体涉及一种沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)及其制造方法。
背景技术
绝缘栅双极型晶体管(IGBT)是一种MOS场效应晶体管(MOSFET)和双极型晶体管(BJT)复合的功率半导体器件，兼并了MOS管和BJT的所有优点，不仅具有易于驱动，控制简单，导通压降低，还具有耐高压，通态电流大，电流处理能力强，损耗小一系列的优点。
IGBT自从1980年代公布以来，引起了世界众多半导体制造厂商和研究人员的重视，纷纷投入大量人力物力发展IGBT，到现在已成为核心的功率半导体器件之一，广泛应用在诸如能源、交通、通信、医学、工业、家用电器及航空航天等国民经济的各个领域。
随着IGBT制造工艺和器件结构设计的不断创新，IGBT的发明和应用本身也是一个不断改善的过程。表面结构由V型沟槽栅到平面栅然后到沟槽栅结构，纵向垂直结构也经历了NPT(非穿通型)到PT(穿通型)及FS(场阻止)型等器件结构和工艺的演变历程。图1示出了一种沟槽型IGBT器件的结构，通过挖槽工艺在表面采用沟槽栅结构代替普通的平面栅结构。当器件正向导通时，电流流经路径上的JFET电阻被挖槽工艺刻蚀掉，电流从漂移区直接流入垂直沟道进入发射区，由于剔除JFET电阻器件的导通压降会降低，IGBT的导通性能得到提高。此外，图1所示结构还采用了FS层结构，在与NPT IGBT结构具有同等耐压能力的情况下，该结构的IGBT具有更薄的漂移区，大大降低了漂移区电阻，从而降低了导通压降，提高了器件的开关速度。因此，沟槽IGBT的出现成为本领域技术上的一次革新，它不仅具有前面所述电流密度大，通态压降低等特点，更重要的是因为其很高的元胞密度折中了平面栅IGBT中控制载流子寿命而产生与正向导通压降的矛盾关系。然而，大电流密度使沟槽IGBT的短路饱和电流较大，会在一定程度上降低器件的短路电流能力。在沟槽IGBT的基础上，人们开发出来了载流子存储技术，其主要特点是引入空穴势垒，让器件拥有一个载流子存储区域。其中一种基本的方法是在N-漂移区的上方，利用掩模工艺增加一个低掺杂的N型CS层，用来阻挡P区对空穴的抽取，从而调节整个N-漂移区的载流子分布，增强电导调制效应，基于如图2所示结构的IGBT器件被称之为沟槽栅电荷存储型绝缘栅双极型晶体管(CSTBT)。图2示出的CSTBT器件同时引入了CS层和FS层，既降低了器件的导通压降又提高了器件的开关速度，在不使用载流子寿命控制技术的前提下，降低了器件的正向导通压降，折中了耐压与正向导通之间的矛盾关系，然而随着CS层掺杂浓度的提高会降低器件的击穿电压，为了避免CS层的影响，通常需要提高MOS结构的沟道密度，而高密度的沟槽栅会使得栅极电容明显增加，降低开关速度，增大开关损耗，影响器件导通压降与开关损耗的折中特性，另一方面高密度的沟槽栅还将增加器件的饱和电流密度，使器件短路安全工作区变差。
发明内容
本发明的目的为了在一定的器件沟槽深度和沟槽MOS结构密度的情况下，减小器件的栅极-集电极电容，改善密勒效应带来的不利影响；降低整体栅电容，提高器件开关速度，降低器件的开关损耗，改善传统CSTBT结构正向导通压降与关断损耗之间的折中；避免器件开启动态过程中的电流、电压振荡和EMI问题，提高器件可靠性；改善沟槽底部电场集中效应，提高器件击穿电压，进一步提高器件可靠性；进一步提高器件发射极端的载流子增强效应，改善漂移区的载流子浓度分布，进一步改善正向导通压降与关断损耗的折中。
为了实现上述目的，本发明的技术方案具体如下：
一种沟槽栅电荷存储型IGBT，其元胞结构包括：从下而上依次层叠设置的集电极金属13、P型集电区12、N型电场阻止层11、N型漂移区10和发射极金属1；其特征在于：所述N型漂移区10中具有Nsd区3、Psd区4、P型基区5、N型电荷存储层6和分裂沟槽栅结构；Nsd区3和Psd区4相互接触且并排位于发射极金属1的下方并与发射极金属1相连；P型基区5位于Nsd区3和Psd区4的下方且与二者相连，N型电荷存储层6位于P型基区5和N型漂移区10之间；所述分裂沟槽栅结构包括：栅电极81、第一栅介质层82、第二栅介质层83、分裂电极71、第一分裂电极介质层72和第二分裂电极介质层73，分裂沟槽栅结构向下穿过Nsd区3、P型基区5和N型电荷存储层6并延伸入N型漂移区10；栅电极81的深度大于P型基区5的结深且小于N型电荷存储层6的结深，栅电极81上表面通过第一介质层22与发射极金属1相连，栅电极81通过第一栅介质层82分别与Nsd区3、P型基区5和N型电荷存储层6相接触，分裂电极71呈“L”型半包围栅电极81设置，分裂电极71上表面与发射极金属1相连，分裂电极71通过第二栅介质层83与栅电极81之间相连，分裂电极71通过第一分裂电极介质层73与N型漂移区10相接触；栅介质层82、83的厚度不大于分裂电极介质层72、73的厚度；所述N型漂移区10顶层中还具有浮空P区9，所述浮空P区9通过第二分裂电极介质层72与分裂电极71相连，浮空P区9及第二分裂电极介质层72的上表面具有第二介质层21，第二介质层21与发射极金属1相连。
进一步地，本发明中浮空P区9的结深不小于分裂槽栅结构的深度。
进一步地，本发明中N型电荷存储层6下方且靠近N型电荷存储层6侧的分裂电极介质层的侧壁厚度大于N型电荷存储层6下方且远离N型电荷存储层6侧的分裂电极介质层的侧壁厚度。
在满足N型电荷存储层6下方且靠近N型电荷存储层6侧的分裂电极介质层的侧壁厚度大于N型电荷存储层6下方且远离N型电荷存储层6侧的分裂电极介质层的侧壁厚度时，根据本发明实施例，分裂电极71的形状为阶梯状。
进一步地，本发明中分裂电极71的材料自上而下依次为N型重掺杂、N型轻掺杂、P型掺杂的多晶硅材料。
进一步地，本发明中分裂电极71的材料自上而下依次为P型重掺杂、N型轻掺杂、P型掺杂的多晶硅材料。
另一方面，本发明提供一种沟槽绝缘栅双极型晶体管的制造方法：
技术方案一：
一种沟槽绝缘栅双极型晶体管的制造方法，其特征在于，包括如下步骤：
步骤1：选取N型单晶硅片，采用外延工艺依次形成N型电场阻止层11和N型漂移区10；
步骤2：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后通过离子注入P型杂质并退火处理制备浮空P区9，所述浮空P区9位于N型漂移区10顶层的一侧；
步骤3：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后通过离子注入N型杂质磷并退火制备N型电荷存储层6，所述N型电荷存储层6位于N型漂移区10顶层的另一侧，并且N型电荷存储层6的结深小于浮空P区9；然后通过离子注入P型杂质磷并退火制备P型基区5，所述P型基区5位于N型电荷存储层6上表面；
步骤4：在硅片表面淀积保护层，光刻出窗口进行沟槽硅刻蚀，制得位于N型电荷存储层6和浮空P区9之间的沟槽，所述沟槽的深度大于N型电荷存储层6的结深；
步骤5：在所述沟槽内壁形成介质层；
步骤6：在内壁形成介质层的沟槽内淀积多晶硅；
步骤7：在硅片表面淀积保护层，刻蚀沟槽内壁的部分介质层及部分多晶硅形成分裂电极71，重复步骤5和6形成栅电极81；
步骤8：在硅片正面光刻出接触孔，通过离子注入N型杂质磷并推阱制备Nsd区3，所述Nsd区3位于P型基区5上表面，并通过栅介质层与栅电极81连接；
步骤9：在硅片正面光刻出接触孔，通过离子注入P型杂质磷并推阱制备Psd区4，所述Psd区4位于P型基区5上表面，并与Nsd区3连接；
步骤10：在硅片的正面淀积发射极金属1；
步骤11：翻转硅片，在硅片的背面进行减薄，通过离子注入P型杂质并退火制备P型集电区12
步骤12：在硅片的背面淀积集电极金属电极13。
技术方案二：
一种沟槽绝缘栅双极型晶体管的制造方法，其特征在于：包括以下步骤：
步骤1：选取N型单晶硅片，采用外延工艺依次形成N型电场阻止层11和N型漂移区10；
步骤2：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后通过离子注入P型杂质并退火处理制备浮空P区9，所述浮空P区9位于N型漂移区10顶层的一侧；
步骤3：在硅片表面淀积保护层，光刻出窗口进行沟槽硅刻蚀，制得位于N型电荷存储层6和浮空P区9之间的沟槽，所述沟槽的深度大于N型电荷存储层6的结深；
步骤4：在所述沟槽内壁形成介质层；
步骤5：在内壁形成介质层的沟槽内淀积多晶硅；
步骤6：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后通过离子注入N型杂质磷并退火制备N型电荷存储层6，所述N型电荷存储层6位于N型漂移区10顶层的另一侧，并且N型电荷存储层6的结深小于浮空P区9；然后通过离子注入P型杂质磷并退火制备P型基区5，所述P型基区5位于N型电荷存储层6上表面；
步骤7：在硅片表面淀积保护层，刻蚀沟槽内壁的部分介质层及部分多晶硅形成分裂电极71，重复步骤4和5形成栅电极81；
步骤8：在硅片正面光刻出接触孔，通过离子注入N型杂质磷并推阱制备Nsd区3，所述Nsd区3位于P型基区5上表面，并通过栅介质层与栅电极81连接；
步骤9：在硅片正面光刻出接触孔，通过离子注入P型杂质磷并推阱制备Psd区4，所述Psd区4位于P型基区5上表面，并与Nsd区3连接；
步骤10：在硅片的正面淀积发射极金属1；
步骤11：翻转硅片，在硅片的背面进行减薄，通过离子注入P型杂质并退火制备P型集电区12
步骤12：在硅片的背面淀积集电极金属电极13。
本发明通过引入分裂沟槽栅结构和浮空P型体区，在不影响IGBT器件阈值电压和开通的情况下：
(1).分裂沟槽栅结构内与发射极等电位的分裂电极(71)将栅极-集电极电容转换为了栅极-发射极电容，改善了密勒电容的影响；
(2).栅电极(81)的深度大于P型基区5的结深但小于N型电荷存储层6的结深，在不影响IGBT器件开通的情况下减小了整个栅极电容，特别是栅极-集电极电容，提高了器件的开关速度，降低了开关损耗，改善了正向导通电压与关断损耗之间的折中；
(3)厚的分裂电极介质层避免了沟槽底部电场集中效应，提高了器件的击穿电压；
(4)浮空P型体区进一步减小了空穴的抽取面积，提高了发射极端的载流子增强效应，进一步改善了整个N型漂移区的载流子浓度分布；
(5)在器件开启动态过程中，与分裂电极介质层接触的半导体表面不会形成积累或反型层，因此器件不会出现负微分电容效应。
综上所述，本发明的有益效果如下：
本发明减小了器件的密勒电容，改善了密勒效应的不利影响；提高了器件的开关速度，同时降低了整体栅极电容，提高了器件的开关速度，降低了开关损耗，改善了正向导通电压与关断损耗之间的折中；本发明改善了沟槽底部电场集中效应，提高了器件的击穿电压，提高了可靠性；本发明在开启动态过程不会出现负微分电容效应，避免了开启动态过程中的电流、电压振荡和EMI问题，降低了噪声影响，避免了EMI效应；本发明进一步改善了整个N型漂移区的载流子浓度分布，进一步改善了正向导通压降和关断损耗之间的折中。
此外，本发明提出的两种制造方法用于制备中低耐压情况下的CSTBT能够降低工艺实现难度，提高产品良率低的同时也降低成本高。采取先制备分裂电极介质层和分裂电极71，然后再制备CS层和P型层的方式，能够避免沟槽形成过程中的高温条件导致N型CS层和P型层推结过深影响器件性能，进一步优化了器件结构和性能。
附图说明
图1是传统FS-IGBT的元胞结构示意图；
图2是传统FS–CSTBT的元胞结构示意图；
图3是本发明实施例1提供的元胞结构示意图；
图4是本发明实施例2提供的元胞结构示意图；
图5是本发明实施例3提供的元胞结构示意图；
图6是本发明实施例4提供的元胞结构示意图；
图1至图6中：
1为发射极金属，22为第一介质层，21为第二介质层，3为Nsd区，4为Psd区，5为P型基区，6为N型电荷存储层，71为分裂电极，72为第二分裂电极介质层，73为第一分裂电极介质层，81为栅电极，82为第一栅介质层，83为第二栅介质层，9为浮空P区，10为N型漂移区，11为N型场阻止层，12为P型集电区，13为集电极金属。
图7是本发明实施例5提供具体工艺流程示意图；
图8是本发明实施例5中形成浮空P区后的结构示意图；
图9是本发明实施例5中形成CS层和P型层后的结构示意图；
图10是本发明实施例5中形成分裂电极介质层后的结构示意图；
图11是本发明实施例5中形成分裂电极71后的结构示意图；
图12是本发明实施例5中形成栅极沟槽后的结构示意图；
图13是本发明实施例5中形成栅介质层后的结构示意图；
图14是本发明实施例5中形成栅电极81后的结构示意图；
图15是本发明实施例5中形成Nsd区和Psd区后的结构示意图；
图16是本发明实施例5中形成表面隔离介质层后的结构示意图；
图17是本发明实施例5中形成表面发射极金属电极后的结构示意图；
图18是本发明实施例5中完成全部工艺后的结构示意图；
图19是本发明实施例6中形成底部第一部分分裂电极71后的结构示意图；
图20是本发明实施例6中形成分裂电极介质层后的结构示意图；
图21是本发明实施例6中形成第二部分分裂电极71后的结构示意图；
图22是本发明实施例6中形成栅极沟槽后的结构示意图；
图23是本发明实施例6中形成栅介质层后的结构示意图；
图24是本发明实施例6中形成栅电极81后的结构示意图；
图25是是本发明实施例7提供具体工艺流程示意图；
图26是本发明实施例7中形成分裂电极介质层后的结构示意图；
图27是本发明实施例7中形成分裂电极71后的结构示意图；
图28是本发明实施例7中形成CS层和P型层后的结构示意图；
图29是本发明实施例7中形成栅介质层后的结构示意图；
图30是本发明实施例7中形成栅电极81后的结构示意图；
图31是本发明实施例7中形成Nsd区和Psd区后的结构示意图；
具体实施方式
实施例1：
本实施例提供一种沟槽栅电荷存储型IGBT，其元胞结构如图3所示，从下而上依次层叠设置的集电极金属13、P型集电区12、N型电场阻止层11、N型漂移区10和发射极金属1；其特征在于：所述N型漂移区10中具有Nsd区3、Psd区4、P型基区5、N型电荷存储层6和分裂沟槽栅结构；Nsd区3和Psd区4相互接触且并排位于发射极金属1的下方并与发射极金属1相连；P型基区5位于Nsd区3和Psd区4的下方且与二者相连，N型电荷存储层6位于P型基区5和N型漂移区10之间；所述分裂沟槽栅结构包括：栅电极81、第一栅介质层82、第二栅介质层83、分裂电极71、第一分裂电极介质层72和第二分裂电极介质层73，分裂沟槽栅结构向下穿过Nsd区3、P型基区5和N型电荷存储层6并延伸入N型漂移区10；栅电极81的深度大于P型基区5的结深且小于N型电荷存储层6的结深，栅电极81上表面通过第一介质层22与发射极金属1相连，栅电极81通过第一栅介质层82分别与Nsd区3、P型基区5和N型电荷存储层6相接触，分裂电极71呈“L”型半包围栅电极81设置，分裂电极71上表面与发射极金属1相连，分裂电极71通过第二栅介质层83与栅电极81之间相连，分裂电极71通过第一分裂电极介质层73与N型漂移区10相接触；栅介质层82、83的厚度不大于分裂电极介质层72、73的厚度；所述N型漂移区10顶层中还具有浮空P区9，所述浮空P区9通过第二分裂电极介质层72与分裂电极71相连，浮空P区9及第二分裂电极介质层72的上表面具有第二介质层21，第二介质层21与发射极金属1相连。
实施例2：
本实施例提供一种沟槽栅电荷存储型IGBT，其元胞结构如图4所示，与实施例1不同的是，分裂电极右下角一部分被刻蚀掉，形成了阶梯形状的电极结构，进而增加了分裂栅沟槽结构右下角介质层的厚度，从而获得更高的击穿电压和更好的可靠性。
实施例3：
本实施例提供一种沟槽栅电荷存储型IGBT，其元胞结构如图5所示，与实施例1不同的是，分裂电极从上至下依次采用N型重掺杂、N型轻掺杂、P型掺杂的多晶硅材料，在阻断状态下多晶硅耗尽，将降低集电极-发射极电容。
实施例4：
本实施例提供一种沟槽栅电荷存储型IGBT，其元胞结构如图6所示，与实施例1不同的是，分裂电极从上至下依次采用P型重掺杂、N型轻掺杂、P型掺杂的多晶硅材料，在阻断状态下多晶硅耗尽，将降低集电极-发射极电容。
实施例5：
本实施以600V电压等级的沟槽栅电荷存储型IGBT为例进行阐述，图7是本实施例的具体工艺流程图，详细阐述依照本发明技术方案一进行制备的具体操作：
步骤1：选取N型单晶硅片，首先进行掺杂浓度较高的硅外延工艺，用以制备N型电场阻止层11，所述N型电场阻止层的厚度为10～50微米，电阻率为1～4ohm.cm；然后进行轻掺杂的硅外延工艺，以制备N型漂移区10，所述N型漂移区10的厚度为30～80微米，电阻率为5～40ohm.cm；
步骤2：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后通过离子注入P型杂质并退火制备沟槽绝缘栅双极型晶体管的浮空P区9，离子注入能量为500～1000keV，注入剂量为5×1011个/cm2～5×1012个/cm2，退火温度为700～1000℃，退火时间为20～50分钟；所述浮空P区9位于N型漂移区10顶层的一侧；
步骤3：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后通过离子注入N型杂质磷并退火制备N型电荷存储层6，离子注入能量为800～1200keV，注入剂量为1×1013个/cm2～1×1014个/cm2，退火温度为800～1000℃，退火时间为20～40分钟；所述N型电荷存储层6位于N型漂移区10顶层的另一侧；然后通过离子注入P型杂质硼制备P型基区5，离子注入能量为50～300keV，注入剂量为1×1013个/cm2～1×1014个/cm2；所述P型基区5位于N型电荷存储层6上表面；
步骤4：在硅片的正面通过TEOS淀积并回流形成4000A～8000A的SiO2薄膜，对硅片表面进行曝光并刻蚀沟槽，对沟槽表面进行氧化处理后采用HF腐蚀，得到干净的沟槽表面；所述沟槽的深度大于N型电荷存储层6的结深；
步骤5：在1050℃～1150℃，O2的气氛下在沟槽内侧形成氧化层，形成第一分裂电极介质层73和第二分裂电极介质层72；
步骤6：750℃～950℃下在沟槽内积淀填充多晶硅，形成分裂电极71；
步骤7：调整工艺参数并重复步骤4至步骤6，对硅片表面进行曝光并刻蚀得到沟槽，再对沟槽表面进行氧化处理后采用HF腐蚀，得到干净的沟槽表面，所述沟槽的深度大于P型层6的结深、小于N型电荷存储层6的结深；然后进行氧化，制备栅氧化层，所述栅氧化层的厚度小于第一分裂电极介质层72和第二分裂电极介质层73的厚度；然后在沟槽内淀积多晶硅，形成栅电极81；
步骤8：在硅片正面光刻出接触孔，通过离子注入N型杂质磷并推阱制备Nsd区3，注入能量30～80keV，注入剂量为1×1015个/cm2～1×1016个/cm2，推阱所采用温度为800～1000℃，时间为20～45分钟；所述Nsd区3位于P型基区5上表面，并通过栅氧化层与栅电极81连接；
步骤9：在硅片正面光刻出接触孔，通过离子注入P型杂质硼并退火制备Psd区4，注入能量40～100keV，注入剂量为1×1015个/cm2～1×1016个/cm2，退火温度为750～1100℃，退火时间为20～50分钟；所述Psd区4位于P型基区5上表面，并与Nsd区4连接；
步骤10：通过淀积硼磷硅玻璃并致密、刻蚀，制备第一介质层22和第二介质层21；所述第一介质层22位于浮空P区9及其相靠近侧分裂电极介质层的上表面；所述第二介质层21位于栅电极81和栅介质层的上表面；
步骤11：在硅片的正面淀积和抛光金属铝制备发射极金属1，淀积的金属能够实现良好的接触和覆盖；
步骤12：翻转硅片，在硅片的背面进行减薄，减薄后硅片厚度为30～120微米，然后通过离子注入P型杂质硼并退火制备P型集电区12，典型的注入能量为20～60keV，注入剂量为1×1012个/cm2～1×1013个/cm2，退火温度为200～600℃，退火时间为20～50分钟；
步骤13：在硅片的背面淀积和抛光金属铝制备集电极金属13，淀积的金属能够实现良好的接触和覆盖，至此制得沟槽栅电荷存储型IGBT。
实施例6：
本实施例相比实施例5的不同在于：在步骤6中通过增加光刻步骤形成阶梯状分裂电极结构，上述操作为现有技术，具体操作在此不再赘述，由此制得如图4所示的器件结构。
实施例7：
本实施同样以600V电压等级的沟槽栅电荷存储型IGBT为例，图24是本实施例的具体工艺流程图，下面详细阐述依照本发明技术方案二进行制备的具体操作：
步骤1：选取N型单晶硅片，首先进行掺杂浓度较高的硅外延工艺，用以制备N型电场阻止层11，所述N型电场阻止层的厚度为10～50微米，电阻率为1～4ohm.cm；然后进行轻掺杂的硅外延工艺，以制备N型漂移区10，所述N型漂移区10的厚度为30～80微米，电阻率为5～40ohm.cm；
步骤2：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后通过离子注入P型杂质并退火制备沟槽绝缘栅双极型晶体管的浮空P区9，离子注入能量为500～1000keV，注入剂量为5×1011个/cm2～5×1012个/cm2，退火温度为700～1000℃，退火时间为20～50分钟；所述浮空P区9位于N型漂移区10顶层的一侧；
步骤3：在硅片的正面通过TEOS淀积并回流形成4000A～8000A的SiO2薄膜，对硅片表面进行曝光并刻蚀沟槽，对沟槽表面进行氧化处理后采用HF腐蚀，得到干净的沟槽表面；
步骤4：在1050℃～1150℃，O2的气氛下在沟槽内侧形成氧化层，形成第一分裂电极介质层73和第二分裂电极介质层72；
步骤5：750℃～950℃下在沟槽内积淀填充多晶硅，形成分裂电极71；
步骤6：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后通过离子注入N型杂质磷并退火制备N型电荷存储层6，离子注入能量为800～1200keV，注入剂量为1×1013个/cm2～1×1014个/cm2，退火温度为800～1000℃，退火时间为20～40分钟；所述N型电荷存储层6位于N型漂移区10顶层的另一侧；然后通过离子注入P型杂质硼制备P型基区5，离子注入能量为50～300keV，注入剂量为1×1013个/cm2～1×1014个/cm2；所述P型基区5位于N型电荷存储层6上表面；
步骤7：调整工艺参数并重复第3至5步，对硅片表面进行曝光并刻蚀得到沟槽，再对沟槽表面进行氧化处理后采用HF腐蚀，得到干净的沟槽表面，所述沟槽的深度大于P型层6的结深、小于N型电荷存储层6的结深；然后进行氧化，制备栅氧化层，所述栅氧化层的厚度小于第一分裂电极介质层72和第二分裂电极介质层73的厚度；然后在沟槽内淀积多晶硅，形成栅电极81；
步骤8：在硅片正面光刻出接触孔，通过离子注入N型杂质磷并推阱制备Nsd区3，注入能量30～80keV，注入剂量为1×1015个/cm2～1×1016个/cm2，推阱所采用温度为800～1000℃，时间为20～45分钟；所述Nsd区3位于P型基区5上表面，并通过栅氧化层与栅电极81连接；
步骤9：在硅片正面光刻出接触孔，通过离子注入P型杂质硼并退火制备Psd区4，注入能量40～100keV，注入剂量为1×1015个/cm2～1×1016个/cm2，退火温度为750～1100℃，退火时间为20～50分钟；所述Psd区4位于P型基区5上表面，并与Nsd区4连接；
步骤10：通过淀积硼磷硅玻璃并致密、刻蚀，制备第一介质层22和第二介质层21；所述第一介质层22位于浮空P区9及其相靠近侧分裂电极介质层的上表面；所述第二介质层21位于栅电极81和栅介质层的上表面；
步骤11：在硅片的正面淀积和抛光金属铝制备发射极金属1，淀积的金属能够实现良好的接触和覆盖；
步骤12：翻转硅片，在硅片的背面进行减薄，减薄后硅片厚度为30～120微米，然后通过离子注入P型杂质硼并退火制备P型集电区12，典型的注入能量为20～60keV，注入剂量为1×1012个/cm2～1×1013个/cm2，退火温度为200～600℃，退火时间为20～50分钟；
步骤13：在硅片的背面淀积和抛光金属铝制备集电极金属13，淀积的金属能够实现良好的接触和覆盖，至此制得沟槽栅电荷存储型IGBT。
实施例8：
本实施例相比实施例5的不同在于：在步骤6中可通过增加淀积步骤分三次依次从下至上形成由P型多晶硅材料、N型多晶硅材料和N+型多晶硅材料组合而成的分裂电极71，上述操作为现有技术，具体操作在此不再赘述，由此制得如图5所示的器件结构。
实施例9：
本实施例相比实施例5的不同在于：在步骤6中可通过增加淀积步骤分三次依次从下至上形成由P型重掺杂、N型轻掺杂、P型掺杂多晶硅材料组合而成的分裂电极71，上述操作为现有技术，具体操作在此不再赘述，由此制得如图6所示的器件结构。
进一步需要说明的是：本发明可直接选用具有N型漂移区10和N型场阻止层11的双层外延材料作为工艺的起始硅片材料。
进一步需要说明的是：步骤1中N型漂移区10和N型场阻止层11的制备可省略。
进一步需要说明的是：第一介质层22、第二介质层21、第一分裂电极介质层73、第二分裂电极介质层72，第一栅介质层82和第二栅介质层83的材料可以相同也可以不同，各部分可以是同种材料也可以是不同种材料组合而成。
Claims (7)
1.一种沟槽栅电荷存储型IGBT，其元胞结构包括：从下而上依次层叠设置的集电极金属(13)、P型集电区(12)、N型电场阻止层(11)、N型漂移区(10)和发射极金属(1)；其特征在于：所述N型漂移区(10)中具有Nsd区(3)、Psd区(4)、P型基区(5)、N型电荷存储层(6)和分裂沟槽栅结构；Nsd区(3)和Psd区(4)相互接触且并排位于发射极金属(1)的下方并与发射极金属(1)相连；P型基区(5)位于Nsd区(3)和Psd区(4)的下方且与二者相连，N型电荷存储层(6)位于P型基区(5)和N型漂移区(10)之间；所述分裂沟槽栅结构包括：栅电极(81)、第一栅介质层(82)、第二栅介质层(83)、分裂电极(71)、第一分裂电极介质层(72)和第二分裂电极介质层(73)，分裂沟槽栅结构向下穿过Nsd区(3)、P型基区(5)和N型电荷存储层(6)并延伸入N型漂移区(10)，栅电极(81)的深度大于P型基区(5)的结深且小于N型电荷存储层(6)的结深，栅电极(81)上表面通过第一介质层(22)与发射极金属(1)相连，栅电极(81)通过第一栅介质层(82)分别与Nsd区(3)、P型基区(5)和N型电荷存储层(6)相接触，分裂电极(71)呈“L”型半包围栅电极(81)设置，分裂电极(71)上表面与发射极金属(1)相连，分裂电极(71)通过第二栅介质层(83)与栅电极(81)之间相连，分裂电极(71)通过第一分裂电极介质层(73)与N型漂移区(10)相接触；栅介质层82、83的厚度不大于分裂电极介质层72、73的厚度；所述N型漂移区(10)顶层中还具有浮空P区(9)，所述浮空P区(9)通过第二分裂电极介质层(72)与分裂电极(71)相连，浮空P区(9)及第二分裂电极介质层(72)的上表面具有第二介质层(21)，第二介质层(21)与发射极金属(1)相连。
2.根据权利要求1所述的一种沟槽栅电荷存储型IGBT，其特征在于：N型电荷存储层(6)下方且靠近N型电荷存储层(6)侧的分裂电极介质层的侧壁厚度大于N型电荷存储层(6)下方且远离N型电荷存储层(6)侧的分裂电极介质层的侧壁厚度。
3.根据权利要求1所述的一种沟槽栅电荷存储型IGBT，其特征在于：分裂电极(71)的材料自上而下依次为N型重掺杂、N型轻掺杂、P型掺杂的多晶硅材料。
4.根据权利要求1所述的一种沟槽栅电荷存储型IGBT，其特征在于：分裂电极(71)的材料自上而下依次为P型重掺杂、N型轻掺杂、P型掺杂的多晶硅材料。
5.根据权利要求1所述的一种沟槽栅电荷存储型IGBT，其特征在于：浮空P区(9)的结深不小于分裂槽栅结构的深度。
6.一种沟槽绝缘栅双极型晶体管的制造方法，其特征在于，包括如下步骤：
步骤1：选取N型单晶硅片，采用外延工艺依次形成N型电场阻止层(11)和N型漂移区(10)；
步骤2：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后通过离子注入P型杂质并退火处理制备浮空P区(9)，所述浮空P区(9)位于N型漂移区(10)顶层的一侧；
步骤3：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后通过离子注入N型杂质磷并退火制备N型电荷存储层(6)，所述N型电荷存储层(6)位于N型漂移区(10)顶层的另一侧，并且N型电荷存储层(6)的结深小于浮空P区(9)；然后通过离子注入P型杂质磷并退火制备P型基区(5)，所述P型基区(5)位于N型电荷存储层(6)上表面；
步骤4：在硅片表面淀积保护层，光刻出窗口进行沟槽硅刻蚀，制得位于N型电荷存储层(6)和浮空P区(9)之间的沟槽，所述沟槽的深度大于N型电荷存储层(6)的结深；
步骤5：在所述沟槽内壁形成介质层；
步骤6：在内壁形成介质层的沟槽内淀积多晶硅；
步骤7：在硅片表面淀积保护层，刻蚀沟槽内壁的部分介质层及部分多晶硅形成分裂电极(71)，重复步骤5和6形成栅电极(81)；
步骤8：在硅片正面光刻出接触孔，通过离子注入N型杂质磷并推阱制备Nsd区(3)，所述Nsd区(3)位于P型基区(5)上表面，并通过栅介质层与栅电极(81)连接；
步骤9：在硅片正面光刻出接触孔，通过离子注入P型杂质磷并推阱制备Psd区(4)，所述Psd区(4)位于P型基区(5)上表面，并与Nsd区(3)连接；
步骤10：在硅片的正面淀积发射极金属(1)；
步骤11：翻转硅片，在硅片的背面进行减薄，通过离子注入P型杂质并退火制备P型集电区(12)
步骤12：在硅片的背面淀积集电极金属电极(13)。
7.一种沟槽绝缘栅双极型晶体管的制造方法，其特征在于：包括以下步骤：
步骤1：选取N型单晶硅片，采用外延工艺依次形成N型电场阻止层(11)和N型漂移区(10)；
步骤2：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后通过离子注入P型杂质并退火处理制备浮空P区(9)，所述浮空P区(9)位于N型漂移区(10)顶层的一侧；
步骤3：在硅片表面淀积保护层，光刻出窗口进行沟槽硅刻蚀，制得位于N型电荷存储层(6)和浮空P区(9)之间的沟槽，所述沟槽的深度大于N型电荷存储层(6)的结深；
步骤4：在所述沟槽内壁形成介质层；
步骤5：在内壁形成介质层的沟槽内淀积多晶硅；
步骤6：在硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后通过离子注入N型杂质磷并退火制备N型电荷存储层(6)，所述N型电荷存储层(6)位于N型漂移区(10)顶层的另一侧，并且N型电荷存储层(6)的结深小于浮空P区(9)；然后通过离子注入P型杂质磷并退火制备P型基区(5)，所述P型基区(5)位于N型电荷存储层(6)上表面；
步骤7：在硅片表面淀积保护层，刻蚀沟槽内壁的部分介质层及部分多晶硅形成分裂电极(71)，重复步骤4和5形成栅电极(81)；
步骤8：在硅片正面光刻出接触孔，通过离子注入N型杂质磷并推阱制备Nsd区(3)，所述Nsd区(3)位于P型基区(5)上表面，并通过栅介质层与栅电极(81)连接；
步骤9：在硅片正面光刻出接触孔，通过离子注入P型杂质磷并推阱制备Psd区(4)，所述Psd区(4)位于P型基区(5)上表面，并与Nsd区(3)连接；
步骤10：在硅片的正面淀积发射极金属(1)；
步骤11：翻转硅片，在硅片的背面进行减薄，通过离子注入P型杂质并退火制备P型集电区(12)
步骤12：在硅片的背面淀积集电极金属电极(13)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710984650.8A CN107731897B (zh) | 2017-10-20 | 2017-10-20 | 一种沟槽栅电荷存储型igbt及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710984650.8A CN107731897B (zh) | 2017-10-20 | 2017-10-20 | 一种沟槽栅电荷存储型igbt及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107731897A true CN107731897A (zh) | 2018-02-23 |
| CN107731897B CN107731897B (zh) | 2020-10-02 |
Family
ID=61212909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710984650.8A Active CN107731897B (zh) | 2017-10-20 | 2017-10-20 | 一种沟槽栅电荷存储型igbt及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107731897B (zh) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110212027A (zh) * | 2019-06-10 | 2019-09-06 | 西安理工大学 | 电子注入增强型双模式mos控制晶闸管及其制造方法 |
| CN110459606A (zh) * | 2019-08-29 | 2019-11-15 | 电子科技大学 | 一种具有自偏置pmos的横向沟槽型igbt及其制备方法 |
| CN110473905A (zh) * | 2019-08-22 | 2019-11-19 | 电子科技大学 | 一种具有自偏置pmos的分离栅tigbt及其制作方法 |
| CN110504314A (zh) * | 2019-08-30 | 2019-11-26 | 电子科技大学 | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
| CN110504260A (zh) * | 2019-08-29 | 2019-11-26 | 电子科技大学 | 一种具有自偏置pmos的横向沟槽型igbt及其制备方法 |
| CN110518058A (zh) * | 2019-08-29 | 2019-11-29 | 电子科技大学 | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 |
| CN111384153A (zh) * | 2020-03-20 | 2020-07-07 | 电子科技大学 | 一种具有接地p型区的sgt器件及其制备方法 |
| CN112510086A (zh) * | 2020-11-27 | 2021-03-16 | 广东美的白色家电技术创新中心有限公司 | 一种igbt器件及智能功率模块 |
| CN113437141A (zh) * | 2021-06-24 | 2021-09-24 | 电子科技大学 | 一种具有多晶硅二极管栅极结构的浮空p区cstbt器件 |
| CN113838918A (zh) * | 2021-09-23 | 2021-12-24 | 电子科技大学 | 具有载流子浓度增强的超结igbt器件结构及制作方法 |
| CN114388613A (zh) * | 2021-12-30 | 2022-04-22 | 电子科技大学 | 一种双向阻断功率mos器件及其制造方法 |
| CN115425075A (zh) * | 2022-08-24 | 2022-12-02 | 中国科学院微电子研究所 | 一种平面栅igbt器件及其制备方法 |
| CN117038451A (zh) * | 2023-10-09 | 2023-11-10 | 深圳市锐骏半导体股份有限公司 | 沟槽栅igbt器件、制作方法及仿真方法 |
| EP4220733A4 (en) * | 2020-09-24 | 2024-04-03 | BYD Semiconductor Company Limited | SEMICONDUCTOR CELL STRUCTURE, IGBT CELL STRUCTURE AND MANUFACTURING METHOD THEREFOR AND SEMICONDUCTOR STRUCTURE |
| CN118198113A (zh) * | 2024-05-14 | 2024-06-14 | 深圳天狼芯半导体有限公司 | 一种碳化硅接地结mos器件及其制备方法、芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120104555A1 (en) * | 2010-10-31 | 2012-05-03 | Alpha And Omega Semiconductor Incorporated | Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances |
| CN105679816A (zh) * | 2016-04-26 | 2016-06-15 | 电子科技大学 | 一种沟槽栅电荷存储型igbt及其制造方法 |
| CN105742346A (zh) * | 2016-04-26 | 2016-07-06 | 电子科技大学 | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 |
-
2017
- 2017-10-20 CN CN201710984650.8A patent/CN107731897B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120104555A1 (en) * | 2010-10-31 | 2012-05-03 | Alpha And Omega Semiconductor Incorporated | Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances |
| CN105679816A (zh) * | 2016-04-26 | 2016-06-15 | 电子科技大学 | 一种沟槽栅电荷存储型igbt及其制造方法 |
| CN105742346A (zh) * | 2016-04-26 | 2016-07-06 | 电子科技大学 | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110212027B (zh) * | 2019-06-10 | 2022-04-22 | 西安理工大学 | 电子注入增强型双模式mos控制晶闸管及其制造方法 |
| CN110212027A (zh) * | 2019-06-10 | 2019-09-06 | 西安理工大学 | 电子注入增强型双模式mos控制晶闸管及其制造方法 |
| CN110473905A (zh) * | 2019-08-22 | 2019-11-19 | 电子科技大学 | 一种具有自偏置pmos的分离栅tigbt及其制作方法 |
| CN110459606A (zh) * | 2019-08-29 | 2019-11-15 | 电子科技大学 | 一种具有自偏置pmos的横向沟槽型igbt及其制备方法 |
| CN110504260A (zh) * | 2019-08-29 | 2019-11-26 | 电子科技大学 | 一种具有自偏置pmos的横向沟槽型igbt及其制备方法 |
| CN110518058A (zh) * | 2019-08-29 | 2019-11-29 | 电子科技大学 | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 |
| CN110459606B (zh) * | 2019-08-29 | 2023-03-24 | 电子科技大学 | 一种具有自偏置pmos的横向沟槽型igbt及其制备方法 |
| CN110518058B (zh) * | 2019-08-29 | 2021-06-08 | 电子科技大学 | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 |
| CN110504260B (zh) * | 2019-08-29 | 2022-11-04 | 电子科技大学 | 一种具有自偏置pmos的横向沟槽型igbt及其制备方法 |
| CN110504314A (zh) * | 2019-08-30 | 2019-11-26 | 电子科技大学 | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
| CN110504314B (zh) * | 2019-08-30 | 2023-03-03 | 电子科技大学 | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
| CN111384153A (zh) * | 2020-03-20 | 2020-07-07 | 电子科技大学 | 一种具有接地p型区的sgt器件及其制备方法 |
| EP4220733A4 (en) * | 2020-09-24 | 2024-04-03 | BYD Semiconductor Company Limited | SEMICONDUCTOR CELL STRUCTURE, IGBT CELL STRUCTURE AND MANUFACTURING METHOD THEREFOR AND SEMICONDUCTOR STRUCTURE |
| CN112510086A (zh) * | 2020-11-27 | 2021-03-16 | 广东美的白色家电技术创新中心有限公司 | 一种igbt器件及智能功率模块 |
| CN113437141A (zh) * | 2021-06-24 | 2021-09-24 | 电子科技大学 | 一种具有多晶硅二极管栅极结构的浮空p区cstbt器件 |
| CN113838918A (zh) * | 2021-09-23 | 2021-12-24 | 电子科技大学 | 具有载流子浓度增强的超结igbt器件结构及制作方法 |
| CN113838918B (zh) * | 2021-09-23 | 2023-10-24 | 电子科技大学 | 具有载流子浓度增强的超结igbt器件结构及制作方法 |
| CN114388613A (zh) * | 2021-12-30 | 2022-04-22 | 电子科技大学 | 一种双向阻断功率mos器件及其制造方法 |
| CN114388613B (zh) * | 2021-12-30 | 2023-09-01 | 电子科技大学 | 一种双向阻断功率mos器件及其制造方法 |
| CN115425075A (zh) * | 2022-08-24 | 2022-12-02 | 中国科学院微电子研究所 | 一种平面栅igbt器件及其制备方法 |
| CN115425075B (zh) * | 2022-08-24 | 2024-10-01 | 中国科学院微电子研究所 | 一种平面栅igbt器件及其制备方法 |
| CN117038451A (zh) * | 2023-10-09 | 2023-11-10 | 深圳市锐骏半导体股份有限公司 | 沟槽栅igbt器件、制作方法及仿真方法 |
| CN117038451B (zh) * | 2023-10-09 | 2024-02-20 | 深圳市锐骏半导体股份有限公司 | 沟槽栅igbt器件、制作方法及仿真方法 |
| CN118198113A (zh) * | 2024-05-14 | 2024-06-14 | 深圳天狼芯半导体有限公司 | 一种碳化硅接地结mos器件及其制备方法、芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107731897B (zh) | 2020-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107731897A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN107799587B (zh) | 一种逆阻型igbt及其制造方法 | |
| CN107623027B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN105932042B (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN105789290B (zh) | 一种沟槽栅igbt器件及其制造方法 | |
| CN105742346B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN107799582A (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN109192772A (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| CN107768436A (zh) | 一种沟槽栅电荷储存型igbt及其制造方法 | |
| CN105870179B (zh) | 一种沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN108461537B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| CN105870180B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN114496785B (zh) | 一种t型底部保护的沟槽型碳化硅mosfet及其制备方法 | |
| CN108321193A (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN110504310A (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN106847883A (zh) | 可抑制Snapback现象的SOI‑LIGBT器件及其制造方法 | |
| CN105870178A (zh) | 一种双向igbt器件及其制造方法 | |
| CN107799588A (zh) | 一种逆阻型igbt及其制造方法 | |
| CN105932055A (zh) | 一种平面栅igbt及其制作方法 | |
| CN105789289A (zh) | 一种双向igbt器件及其制造方法 | |
| CN106098777A (zh) | 一种分裂栅积累型dmos器件 | |
| CN105789291A (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |