CN105789289A - 一种双向igbt器件及其制造方法 - Google Patents
一种双向igbt器件及其制造方法 Download PDFInfo
- Publication number
- CN105789289A CN105789289A CN201610264299.0A CN201610264299A CN105789289A CN 105789289 A CN105789289 A CN 105789289A CN 201610264299 A CN201610264299 A CN 201610264299A CN 105789289 A CN105789289 A CN 105789289A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- electrode
- type
- back side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 230000002457 bidirectional effect Effects 0.000 title abstract 5
- 238000000034 method Methods 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 52
- 229910052710 silicon Inorganic materials 0.000 claims description 52
- 239000010703 silicon Substances 0.000 claims description 52
- 230000008569 process Effects 0.000 claims description 48
- 238000001259 photo etching Methods 0.000 claims description 20
- 238000000137 annealing Methods 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 14
- 238000002513 implantation Methods 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 238000009825 accumulation Methods 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 238000001459 lithography Methods 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 5
- 230000001413 cellular effect Effects 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 230000005684 electric field Effects 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000011982 device technology Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 239000002131 composite material Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
- H01L29/66386—Bidirectional thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种双向IGBT器件及其制造方法，属于功率半导体器件技术领域。本发明通过在器件正背面沟槽内栅电极的底部和侧面引入与金属电极等电位的电极以及介质层，在不影响IGBT器件阈值电压和开通的情况下，实现了对称的正、反向特性，提高了双向IGBT器件正、反向的开关速度，降低器件的开关损耗；改善了整个N型漂移区的载流子浓度分布，改善了正向导通压降和开关损耗的折中；减小了器件的饱和电流密度，改善了器件的短路安全工作区，改善了沟槽底部电场的集中，提高了器件的击穿电压，进一步提高了器件的可靠性；本发明所提出的双向IGBT制作方法不需要增加额外的工艺步骤，与传统双向IGBT的制作方法兼容。
Description
技术领域
本发明属于功率半导体器件技术领域，涉及绝缘栅双极型晶体管(IGBT)，具体涉及双向沟槽栅绝缘栅双极型晶体管(Bi-directionaltrenchIGBT)。
背景技术
绝缘栅双极型晶体管(IGBT)是一种MOS场效应和双极型晶体管复合的新型电力电子器件。它既有MOSFET易于驱动，控制简单的优点，又有功率晶体管导通压降低，通态电流大，损耗小的优点，已成为现代电力电子电路中的核心电子元器件之一，广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。IGBT的应用对电力电子系统性能的提升起到了极为重要的作用。
电能变换是电力装置的基本功能之一，根据负载要求的不同，电力装置可以完成交流到直流(AC-DC)，直流到交流(DC-AC)，直流到直流(DC-DC)和交流到交流(AC-AC)的变换。AC-AC的变换可以采用间接变换即AC-DC-AC方式，也可以采用直接变换即AC-AC的方式。在传统的AC-DC-AC间接变换系统中，需要有大容值的连接电容(电压型变换)或大感值的连接电感(电流型变换)将两部分相对独立的变换系统相连，这类系统体积大，成本高。此外，电容和电感的使用寿命远低于功率器件，这严重影响了系统的可靠性及使用年限。AC-AC直接转换系统避免了传统AC-DC-AC系统中连接电容或电感的使用，但要求功率开关具有双向开关能力。由于传统IGBT只具有单向导通和单向阻断的功能，具有双向导通双向阻断功能的IGBT双向开关是由两组反向并联的IGBT与快恢复二极管的串联结构组合而实现的。这种方案需要大量功率芯片，增加了系统成本。此外，系统内部各芯片间需要大量连线，增强了系统内部的寄生效应，影响系统可靠性。
为了解决这一问题，实现产品的集成化，业界通过使用键合技术将两个相同的沟槽MOS结构背对背键合在一起成功地在单一芯片中实现了具有双向导通及双向阻断功能的双向IGBT(Bi-directionalIGBT)，如图1所示。相比于传统单向IGBT，通过控制正、背面栅电压，该双向IGBT可实现对称的正、反向IGBT导通与关断特性。虽然该结构实现了双向开关的功能，但该结构是一种非穿通型双向IGBT结构。对于非穿通型IGBT结构，为了避免器件阻断时的穿通击穿，不得不采用较厚的漂移区长度，这严重影响了器件的性能。为了解决这一问题，业界进一步提出了如图2所示的双向IGBT结构，该结构在P型基区7和N-漂移区10之间以及P型基区27和N-漂移区10之间对称的采用了一层比N-漂移区10掺杂浓度高的N型层8和28，在任一方向工作时该双向IGBT均为具有载流子存贮层和电场阻止层的IGBT结构，显著提高了器件的性能。对于图2所示的结构，在正向或反向IGBT工作时，由于作为载流子存贮层的较高掺杂浓度和一定厚度的N型层8或28的存在使IGBT器件靠近发射极端的载流子浓度分布得到了极大的改善，提高了N型漂移区的电导调制，改善了整个N型漂移区的载流子浓度分布，使IGBT获得了低的正向导通压降和改善的正向导通压降和关断损耗的折中。但是，对于该双向IGBT结构，在正向或反向IGBT工作时由于作为载流子存贮层的较高掺杂浓度和一定厚度的N型层8或28的存在，器件的击穿电压显著降低，为了有效屏蔽作为载流子存贮层的N型层的不利影响获得一定的器件耐压，需要采用：1)深的沟槽栅深度，使沟槽栅的深度大于N型层8或28的结深，但在任一方向工作时深的沟槽栅深度不仅增大了栅极-发射极电容，也增大了栅极-集电极电容，因而，降低了器件的开关速度，增大器件的开关损耗，影响了器件的导通压降和开关损耗的折中特性；2)小的元胞宽度，使沟槽栅之间的间距尽可能减小，然而，在任一方向工作时高密度的沟槽MOS结构不仅增大了器件的栅极电容，降低了器件的开关速度，增大了器件的开关损耗，影响了器件的导通压降和开关损耗的折中特性，而且，高密度的沟槽MOS结构增加了器件的饱和电流密度，使器件的短路安全工作区变差。此外，对于如图1和2所示的双向IGBT结构，栅氧化层是通过一次热氧化在沟槽中形成，为了保证一定的阈值电压整个栅氧化层的厚度均较小，由于MOS电容大小与氧化层的厚度成反比，传统双向IGBT结构中小的栅氧化层厚度极大的增大了器件的栅极电容。另外，小的栅氧化层厚度使沟槽底部的电场集中，使器件的可靠性较差。
发明内容
本发明针对现有双向IGBT器件存在的上述技术问题，为了在一定的器件沟槽深度和沟槽MOS结构密度的情况下，在双向IGBT器件任一方向工作时，减小器件的栅极电容，特别是栅极-集电极电容，提高器件的开关速度，减小开关损耗，同时减小器件的饱和电流密度改善器件的短路安全工作区并提高器件的击穿电压，并进一步提高器件发射极端的载流子增强效应，改善整个N型漂移区的载流子浓度分布，进一步改善正向导通压降和开关损耗的折中，在传统双向IGBT器件结构的基础上(如图1和2所示)，本发明提供一种双向IGBT器件(如图3所示)及其制作方法。为了简化描述，下面仅以n沟道双向IGBT器件为例来说明，但本发明同样适用于p沟道双向IGBT器件。
本发明的技术方案是：一种双向IGBT器件，元胞结构如图3所示，包括对称设置于N型漂移区10正反两面的MOS结构；所述正面MOS结构包括正面金属电极1、正面第一介质层2、位于N型漂移区10上表面中间的正面N+发射区5、正面P+发射区6、正面P型基区7、正面N型层8以及位于N型漂移区10上表面两侧的正面沟槽栅结构；所述正面P型基区7位于正面N型层8上表面，正面N+发射区5和正面P+发射区6并列位于正面P型基区7上表面；所述正面N+发射区5和正面P+发射区6的上表面与正面发射极金属1连接；所述面N+发射区5、正面P+发射区6、正面P型基区7、正面N型层8位于两侧的正面沟槽栅结构之间；所述背面MOS结构包括背面金属电极21、背面第一介质层22、位于N型漂移区10下表面中间的背面N+发射区25、背面P+发射区26、背面P型基区27、背面N型层28以及位于N型漂移区10下表面两侧的背面沟槽栅结构；其特征在于，所述正面MOS结构一侧的正面沟槽栅结构包括正面第一底部电极31、正面栅电极32、正面栅介质层41、正面第三介质层43、正面第五介质层45；所述正面MOS结构另一侧的正面沟槽栅结构包括正面第二底部电极33、正面第三电极34，正面第二介质层42、正面第四介质层44、正面第六介质层46；所述正面栅电极32通过正面栅介质层41与正面N+发射区5和正面P型基区7连接；所述正面第三电极34通过正面第二介质层42与正面P+发射区6和正面P型基区7连接；所述正面第一底部电极31位于正面栅电极32的下方，所述正面第二底部电极33位于正面第三电极34的下方且正面第一底部电极31和正面第二底部电极33的上表面深度小于正面N型层8的结深，正面第一底部电极31和正面第二底部电极33的下表面深度大于正面N型层8的结深；所述正面第一底部电极31的上表面与正面栅电极32的下表面之间通过正面第三介质层43垃圾；所述正面第二底部电极33的上表面与正面第三电极34的下表面之间通过正面第四介质层44连接；所述正面第一底部电极31的下表面及侧面与N型漂移区10和正面N型层8之间通过正面第五介质层45连接；正面第二底部电极33的下表面及侧面分别N型漂移区10和正面N型层8之间通过正面第六介质层46连接；所述正面栅电极32和正面栅介质层41的上表面与正面第一介质层2连接；所述第三电极34和第二介质层42的上表面与正面金属电极1连接；所述正面第一底部电极31和正面第二底部电极33、正面第三电极34与正面金属电极1等电位；所述背面MOS结构一侧的背面沟槽栅结构包括背面第一底部电极231、背面栅电极232、背面栅介质层241、背面第三介质层243、背面第五介质层245；所述背面MOS结构另一侧的背面沟槽栅结构包括背面第二底部电极233、背面第三电极234，背面第二介质层242、背面第四介质层244、正面第六介质层246；所述背面MOS结构与正面MOS结构沿N型漂移区10的横向中线上下镜像对称设置。
进一步的，如图4所示，所述正面第一底部电极31的宽度大于正面栅电极32和正面栅介质层41的宽度之和，使正面MOS结构一侧的正面沟槽栅结构呈“L”字形；所述正面第二底部电极33的宽度大于正面第三电极34和正面第二介质层42的宽度之和，使正面MOS结构另一侧的正面沟槽栅结构呈“L”字形的镜像；所述背面MOS结构与正面MOS结构沿N型漂移区10的横向中线上下镜像对称设置。
进一步的，如图5所示，所述正面MOS结构两侧的正面沟槽栅结构还具有正面N+层9，所述正面N+层9的一侧与正面N型层8连接，正面N+层9的另一侧及底部与正面沟槽栅结构连接，所述正面N+层9的上表面与正面P型基区7的下表面连接；所述背面MOS结构两侧的背面沟槽栅结构还具有背面N+层29，所述背面MOS结构与正面MOS结构沿N型漂移区10的横向中线上下镜像对称设置。
进一步的，所述正面MOS结构正面沟槽栅结构的N+层9仅在正面栅电极32的一侧；所述背面MOS结构背面沟槽栅结构的N+层29仅在背面栅电极232的一侧。
进一步的，所述正面第三介质层43，第四介质层44、第五介质层45以及第六介质层46的厚度大于栅介质层41和第二介质层42的厚度；所述背面第三介质层243，第四介质层244、第五介质层245以及第六介质层246的厚度大于栅介质层241和第二介质层242的厚度。
一种双向IGBT器件的制造方法，其特征在于，包括以下步骤：
第一步：选取两片参数与规格相同的N型轻掺杂单晶硅片作为器件的N型漂移区10，选取的硅片厚度为300～600um，掺杂浓度为1013～1014个/cm3；采用相同工艺分别在两片硅片表面通过预氧化、光刻、刻蚀、离子注入和高温退火工艺，在硅片正面制作器件的终端结构；
第二步：采用相同工艺分别在两片硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后先通过离子注入N型杂质制作器件的N型层8/28，离子注入的能量为200～500keV，注入剂量为1013～1014个/cm2；然后通过离子注入P型杂质并退火制作器件的P型基区7/27，所述P型基区7/27位于沟槽中间的N型电荷存储层8/28上表面；离子注入的能量为60～120keV，注入剂量为1013～1014个/cm2，退火温度为1100-1150℃，退火时间为10～30分钟；
第三步：采用相同工艺分别在两片硅片表面淀积一层TEOS，厚度为700～1000nm，光刻出窗口后，进行沟槽硅刻蚀，在元胞两侧刻蚀出沟槽，沟槽的深度超过N型层8/28的结深；沟槽刻蚀完成后，通过HF溶液将表面的TEOS漂洗干净；
第四步：在1050℃～1150℃，O2的气氛下采用相同工艺分别在两片硅片的沟槽周围形成氧化层；接着在750℃～950℃下在沟槽内积淀填充多晶硅；
第五步：采用相同工艺，在两片硅片表面光刻并分别刻蚀第四步中沟槽内形成的氧化层和多晶硅，使氧化层和多晶硅的上表面略低于P型基区7/27的结深；在沟槽底部形成第五介质层45/245和第六介质层46/246，以及位于第五介质层45/245和第六介质层46/246中的底部电极31/231和33/233；
第六步：采用相同工艺，在两片硅片表面通过热氧化再次在沟槽内壁生长薄氧化层，形成的氧化层厚度小于120nm；在沟槽侧壁靠近P型基区7/27一侧形成栅介质层41/241，在另一侧形成第二介质层42/242；
第七步：采用相同工艺，在750℃～950℃下在两片硅片表面的沟槽内积淀填充多晶硅，形成的多晶硅的下表面深度超过P型基区7/27的结深；在一侧沟槽中形成栅电极32/232，在另一侧形成第三电极34/234；
第八步：采用相同工艺，在两片硅片表面光刻，通过离子注入N型杂质制作器件的N+发射区5/25，离子注入的能量为30～60keV，注入剂量为1015～1016个/cm2；所述N+发射区5/25位于P型基区7/27上表面并与栅电极32/232一侧的沟槽栅连接；
第九步：采用相同工艺，在两片硅片表面光刻，通过离子注入P型杂质并退火制作器件的P+发射区6/26，离子注入的能量为60～80keV，注入剂量为1015～1016个/cm2，退火温度为900℃，时间为20～30分钟；所述P+发射区6/26与N+发射区5/25并列位于P型基区7/27上表面并与第三电极34/234一侧的沟槽栅连接；
第十步：采用相同工艺，在两片硅片表面淀积介质层，并光刻、刻蚀形成第一介质层2/22；所述第一介质层2/22位于栅电极32/232和栅介质层41/241的上表面；
第十一步：采用相同工艺，在两片硅片表面淀积金属，并光刻、刻蚀在N+发射区5/25、P+发射区6/26、第二介质层42/242和第三电极34/234上表面形成金属电极1/21
第十二步：翻转两片硅片，采用相同工艺减薄硅片厚度，然后将这两块完全相同的减薄后的硅片背面对背面，使用键合工艺将两者键合形成双向IGBT器件。
进一步的，所述第三步中沟槽刻蚀工艺中可通过刻蚀工艺参数的控制，从而形成沟槽下部比上部宽的沟槽结构。
进一步的，所述第二步中N型层8/28的形成过程中，通过增加一步光刻和离子注入工艺形成高掺杂浓度的N+层9/29或在第六步中氧化工艺之前通过带角度的离子注入N型杂质形成高掺杂浓度的N+层9/29；所述N+层9/29的上表面与P型基区7/27的下表面连接。
本发明的有益效果为，实现了对称的正、反向特性，提高了双向IGBT器件正、反向的开关速度，降低器件的开关损耗；改善了整个N型漂移区的载流子浓度分布，改善了正向导通压降和开关损耗的折中；减小了器件的饱和电流密度，改善了器件的短路安全工作区，提高了可靠性；提高了器件的击穿电压，改善了沟槽底部电场的集中，进一步提高了器件的可靠性；本发明所提出的双向IGBT制作方法不需要增加额外的工艺步骤，与传统双向IGBT的制作方法兼容。
附图说明
图1是传统的沟槽型双向IGBT器件元胞结构示意图1；
图2是传统的沟槽型双向IGBT器件元胞结构示意图2；
图1-2中，1/21为正面/背面金属电极，2/22为正面/背面介质层，3/23为正面/背面栅电极，4/24为正面/背面栅介质层，5/25为正面/背面N+发射区，6/26为正面/背面P+发射区，7/27为正面/背面P型基区，8/28为正面/背面N型层，10为N-漂移区；
图3是实施例1的沟槽型双向IGBT器件元胞结构示意图；
图4是实施例2的沟槽型双向IGBT器件元胞结构示意图；
图5是实施例3的沟槽型双向IGBT器件元胞结构示意图；
图3至图5中，1/21为正面/背面金属电极，2/22为正面/背面介质层，31/231为正面/背面底部电极，32/232为正面/背面栅电极，33/233为正面/背面底部电极，34/234为正面/背面第三电极，41/241为正面/背面栅介质层，42/242为正面/背面介质层，43/243为正面/背面介质层，44/244为正面/背面介质层，45/245为正面/背面介质层，46/246为正面/背面介质层，5/25为正面/背面N+发射区，6/26为正面/背面P+发射区，7/27为正面/背面P型基区，8/28为正面/背面N型层，9/29为正面/背面N+层，10为N-漂移区；
图6是本发明的制造方法中刻蚀形成沟槽后的器件结构示意图；
图7是本发明的制造方法中刻蚀沟槽内的厚氧化层和多晶硅后的器件结构示意图；
图8是本发明的制造方法中在沟槽中形成栅电极和第三电极后的器件结构示意图；
图9是本发明的制造方法中在表面形成金属电极后的器件结构示意图；
图10是本发明的制造方法中硅片键合后最终形成的器件结构示意图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
实施例1
一种双向IGBT器件，元胞结构如图3所示，包括对称设置于N型漂移区10正反两面的MOS结构；所述正面MOS结构包括正面金属电极1、正面介质层2、位于N型漂移区10上表面中间的正面N+发射区5、正面P+发射区6、正面P型基区7、正面N型层8以及位于N型漂移区10上表面两侧的正面沟槽栅结构；所述正面P型基区7位于正面N型层8上表面，正面N+发射区5和正面P+发射区6并列位于正面P型基区7上表面；所述正面N+发射区5和正面P+发射区6的上表面与正面发射极金属1连接；所述面N+发射区5、正面P+发射区6、正面P型基区7、正面N型层8位于两侧的正面沟槽栅结构之间；所述背面MOS结构包括背面金属电极21、背面第一介质层22、位于N型漂移区10下表面中间的背面N+发射区25、背面P+发射区26、背面P型基区27、背面N型层28以及位于N型漂移区10下表面两侧的背面沟槽栅结构；其特征在于，所述正面MOS结构一侧的正面沟槽栅结构包括正面第一底部电极31、正面栅电极32、正面栅介质层41、正面第三介质层43、正面第五介质层45；所述正面MOS结构另一侧的正面沟槽栅结构包括正面第二底部电极33、正面第三电极34，正面第二介质层42、正面第四介质层44、正面第六介质层46；所述正面栅电极32通过正面栅介质层41与正面N+发射区5和正面P型基区7连接；所述正面第三电极34通过正面第二介质层42与正面P+发射区6和正面P型基区7连接；所述正面第一底部电极31位于正面栅电极32的下方，所述正面第二底部电极33位于正面第三电极34的下方且正面第一底部电极31和正面第二底部电极33的上表面深度小于正面N型层8的结深，正面第一底部电极31和正面第二底部电极33的下表面深度大于正面N型层8的结深；所述正面第一底部电极31的上表面与正面栅电极32的下表面之间通过正面第三介质层43垃圾；所述正面第二底部电极33的上表面与正面第三电极34的下表面之间通过正面第四介质层44连接；所述正面第一底部电极31的下表面及侧面与N型漂移区10和正面N型层8之间通过正面第五介质层45连接；正面第二底部电极33的下表面及侧面分别N型漂移区10和正面N型层8之间通过正面第六介质层46连接；所述正面栅电极32和正面栅介质层41的上表面与正面第一介质层2连接；所述第三电极34和第二介质层42的上表面与正面金属电极1连接；所述正面第一底部电极31和正面第二底部电极33、正面第三电极34与正面金属电极1等电位；形成的所述正面沟槽栅电极32和第三电极34的深度大于p型基区7的结深0.1～0.2微米，形成的所述N型层8的厚度为1～2微米；形成的所述底部电极31/33上表面的深度小于N型层8的结深0.5～1.5微米，下表面的深度大于N型层8的结深0.5～1微米；形成的所述介质层41和42的厚度小于120纳米，形成的所述介质层43/44和45/46的厚度为0.2～0.5微米。所述底部电极31和33、第三电极34与正面金属电极1等电位。所述背面MOS结构一侧的背面沟槽栅结构包括背面第一底部电极231、背面栅电极232、背面栅介质层241、背面第三介质层243、背面第五介质层245；所述背面MOS结构另一侧的背面沟槽栅结构包括背面第二底部电极233、背面第三电极234，背面第二介质层242、背面第四介质层244、正面第六介质层246；所述背面MOS结构与正面MOS结构沿N型漂移区10的横向中线上下镜像对称设置。
上述双向IGBT器件通过分别控制两个对称N沟道MOS的栅极，即正面栅电极32和背面栅电极232可工作于特性完全对称的双向IGBT模式。因此，为了描述的方便，以下主要以图3中电流由背面金属电极21向正面金属电极1流动的方向来说明，另一方向的工作原理完全相同，仅需对说明中对应的内容进行互换。通过控制背面栅电极232使背面MOS结构的沟道截止，这样背面MOS结构工作类似于传统单向IGBT器件的集电极；而正面MOS结构工作类似于传统单向IGBT器件的发射极，通过控制正面栅电极32可实现IGBT的开启和关断。
本实施例中：通过在器件一侧沟槽内栅电极32的底部引入与金属电极1(发射极)等电位的底部电极31，并在另一侧沟槽内采用与金属电极1(发射极)等电位的第三电极34和底部电极33，同时在沟槽底部以及栅电极32和底部电极31之间采用厚的介质层，在不影响IGBT器件阈值电压和开通的情况下:1)减小了沟槽内栅电极的深度和密度，大大减小了包括栅极-集电极电容、栅极-发射极电容在内的栅极电容；2)通过底部电极的屏蔽作用，屏蔽了栅极和集电极的耦合，将栅极-集电极电容转换为栅极-发射极电容，大大减小了栅极-集电极电容，同时通过厚介质层43的作用使从栅极-集电极电容转换而增加的栅极-发射极电容远远小于由于底部电极31，第三电极34和底部电极33引入而减小的栅极-发射极电容，从而大大减小了包括栅极-集电极电容、栅极-发射极电容在内的栅极电容。因此，本发明结构大大减小了器件的栅极电容，特别是栅极-集电极电容，提高了器件的开关速度，降低器件的开关损耗。此外，在一定的沟槽MOS结构密度下第三电极34的引入减小了MOS沟道的密度，减小了器件的饱和电流密度，改善了器件的短路安全工作区，提高了可靠性；同时，通过底部电极周围的厚介质层在一定的器件沟槽深度和沟槽MOS结构密度的情况下进一步提高了器件的击穿电压，改善了沟槽底部电场的集中，进一步提高了器件的可靠性。本发明提供的复合沟槽结构，沟槽栅电极32的深度大于p型基区7的深度并且沟槽栅电极32的深度小于N型层8的深度，这一方面在不影响IGBT器件开通的情况下尽可能的减小了栅极电容，特别是栅极-集电极电容，另一方面一定厚度的高浓度N型层8的存在补偿了由于与发射极等电位的底部电极31/33的引入使得底部电极附近载流子浓度的下降，避免了由于底部电极31/3的引入使器件的正向导通压降急剧增大而导致的器件特性变差。
此外，本发明还可工作于双向MOS模式：通过控制背面栅电极232使背面MOS结构的沟道开启，这样背面MOS结构工作类似于传统单向MOS器件的漏极；而正面MOS结构工作类似于传统单向MOS器件的源极，通过控制正面栅电极32实现MOS的开启和关断。当工作于双向MOS模式时，本发明也有类似于双向IGBT工作模式时的工作原理和有益效果。
实施例2
本例的一种双向IGBT器件，其元胞结构如图4所示，在实施例1的基础上所述正面第一底部电极31的宽度大于正面栅电极32和正面栅介质层41的宽度之和，所述正面第二底部电极33的宽度大于正面第三电极34和正面第二介质层42的宽度之和，使正面沟槽栅结构呈倒“T”字形，即所述正面复合沟槽结构的下层结构的宽度大于上层结构的宽度并延伸进入N型层8中；所述背面MOS结构具有与正面MOS结构沿N型漂移区10中线上下镜像对称的连接和设置。延伸进入N型层8/28中的复合沟槽结构下层结构的宽度约为p型基区7/27宽度的1/4-3/4。延伸进入N型层8/28中的所述下层结构进一步减小了少数载流子的抽取面积，进一步提高了发射极端的载流子注入增强效应，可获得更好的器件正向导通压降和开关损耗的折中，同时进一步屏蔽了N型层对器件击穿电压的不利影响，获得了更高的器件击穿电压和可靠性。此外，延伸进入N型层8/28中的所述下层结构进一步屏蔽了栅极和集电极的耦合，减小了栅极-集电极电容，可进一步提高器件的开关速度，减小器件的开关损耗。
实施例3
本例的一种双向IGBT器件，其元胞结构如图5所示，在实施例2的基础上在所述正/背面复合沟槽结构的下层结构与p型基区7/27之间的部分区域还具有一层N+层9/29，所述N+层9/29的浓度大于N型层8/28的浓度并且其侧壁与复合沟槽结构相连；所述N+层9/29的一侧与正面N型层8/28连接，N+层9/29的另一侧及底部与沟槽栅结构连接，N+层9/29的上表面与P型基区7/27的下表面连接；形成的所述N+层9/29的宽度小于延伸进入N型层8/28中的复合沟槽结构下层结构的宽度。形成的所述N+层9/29进一步减小了所述复合沟槽结构下层结构与p型基区7/27之间区域的电阻，进一步提高了发射极端的载流子注入增强效应，可获得更好的器件正向导通压降和开关损耗的折中。
本发明工艺制作方法的具体实施方案以1200V电压等级的双向IGBT器件为例进行阐述，具体工艺制作方法如下：
第一步：选取两片参数与规格相同的N型轻掺杂单晶硅片作为器件的N型漂移区10，选取的硅片厚度为300～600um，掺杂浓度为7×1013个/cm3；采用相同工艺分别在两片硅片表面通过预氧化、光刻、刻蚀、离子注入和高温退火工艺，在硅片正面制作器件的终端结构；
第二步：采用相同工艺分别在两片硅片表面生长一层厚度为0.3～0.5微米的场氧，光刻出有源区，再生长一层～0.05微米预氧后先通过离子注入N型杂质制作器件的N型层8/28，离子注入的能量为500keV，注入剂量为5×1013个/cm2；然后通过离子注入P型杂质并退火制作器件的P型基区7/27，所述P型基区7/27位于沟槽中间的N型电荷存储层8/28上表面；离子注入的能量为120keV，注入剂量为1×1014个/cm2，退火温度为1100-1150℃，退火时间为10～30分钟；N型层8/28的结深比P型基区7/27的结深深1～2微米；
第三步：采用相同工艺分别在两片硅片表面淀积一层TEOS，厚度为800nm，光刻出窗口后，进行沟槽(trench)硅刻蚀，刻蚀出沟槽，沟槽的深度超过N型层8/28的结深0.5～1微米；沟槽刻蚀完成后，通过HF溶液将表面的TEOS漂洗干净；
第四步：在1050℃～1150℃，O2的气氛下采用相同工艺分别在两片硅片沟槽周围形成厚度为0.2～0.5微米的氧化层；接着在750℃～950℃下在沟槽内积淀填充多晶硅；
第五步：采用相同工艺，在两片硅片表面光刻并分别刻蚀第四步中沟槽内形成的氧化层和多晶硅，使氧化层和多晶硅的上表面低于N型层8/28的上表面0.2～0.3微米；
第六步：采用相同工艺，在两片硅片表面通过热氧化再次在沟槽内壁生长薄氧化层，形成的氧化层厚度小于120nm；
第七步：采用相同工艺，在750℃～950℃下在两片硅片表面的沟槽内积淀填充多晶硅，形成的多晶硅的下表面深度超过P型基区71/271的结深0.1～0.2微米；
第八步：采用相同工艺，在两片硅片表面光刻，通过离子注入N型杂质制作器件的N+发射区5/25，离子注入的能量为40keV，注入剂量为1×1015个/cm2；
第九步：采用相同工艺，在两片硅片表面光刻，通过离子注入P型杂质并退火制作器件的P+发射区6/26，离子注入的能量为60keV，注入剂量为5×1015个/cm2，退火温度为900℃，时间为30分钟；
第十步：采用相同工艺，在两片硅片表面淀积介质层，并光刻、刻蚀形成第一介质层2/22；
第十一步：采用相同工艺，在两片硅片表面淀积金属，并光刻、刻蚀形成金属电极1/21；
第十二步：翻转两片硅片，采用相同工艺减薄硅片厚度至60～70微米的厚度，然后将这两块完全相同的减薄后的硅片背面对背面，使用键合工艺将两者键合形成双向IGBT器件。
即制备得双向IGBT器件。
进一步的，所述第三步中沟槽刻蚀工艺中可通过刻蚀工艺参数的控制，从而形成沟槽下部比上部宽的沟槽结构，即形成如图4所示的器件结构。
进一步的，所述第二步中N型层8/28的形成过程中，通过增加一步光刻和离子注入工艺形成高掺杂浓度的N+层9/29或在第六步中氧化工艺之前通过带角度的离子注入N型杂质形成高掺杂浓度的N+层9/29；所述N+层9/29的上表面与P型基区71/271和浮空P型基区72/272的下表面连接，即形成如图5所示的器件结构。
进一步的，所述介质层41/241，42/242，43/243，44/244和45/245的材料可以相同也可以不同。
图3-图5只给出了基于本发明核心思路的几种具体实现方式，本领域技术人员根据本领域公知常识应当知道，本发明提供的双向IGBT器件中，器件所用半导体材料可采用硅(Si)、碳化硅(SiC)、砷化镓(GaAs)或者氮化镓(GaN)等予以实现，所用的介质材料可采用二氧化硅(SiO2)，二氧化铪(HfO2)或者氮化硅(Si3N4)等予以实现，制造工艺步骤也可根据实际需要进行调整。
Claims (5)
1.一种双向IGBT器件，包括对称设置于N型漂移区(10)正反两面的MOS结构；所述正面MOS结构包括正面金属电极(1)、正面第一介质层(2)、位于N型漂移区(10)上表面中间的正面N+发射区(5)、正面P+发射区(6)、正面P型基区(7)、正面N型层(8)以及位于N型漂移区(10)上表面两侧的正面沟槽栅结构；所述正面P型基区(7)位于正面N型层(8)上表面，正面N+发射区(5)和正面P+发射区(6)并列位于正面P型基区(7)上表面；所述正面N+发射区(5)和正面P+发射区(6)的上表面与正面发射极金属1连接；所述面N+发射区5、正面P+发射区(6)、正面P型基区(7)、正面N型层(8)位于两侧的正面沟槽栅结构之间；所述背面MOS结构包括背面金属电极(21)、背面介质层(22)、位于N型漂移区(10)下表面中间的背面N+发射区(25)、背面P+发射区(26)、背面P型基区(27)、背面N型层(28)以及位于N型漂移区(10)下表面两侧的背面沟槽栅结构；其特征在于，所述正面MOS结构一侧的正面沟槽栅结构包括正面第一底部电极(31)、正面栅电极(32)、正面栅介质层(41)、正面第三介质层(43)、正面第五介质层(45)；所述正面MOS结构另一侧的正面沟槽栅结构包括正面第二底部电极(33)、正面第三电极(34)，正面第二介质层(42)、正面第四介质层(44)、正面第六介质层(46)；所述正面栅电极(32)通过正面栅介质层(41)与正面N+发射区(5)和正面P型基区(7)连接；所述正面第三电极(34)通过正面第二介质层(42)与正面P+发射区(6)和正面P型基区(7)连接；所述正面第一底部电极(31)位于正面栅电极(32)的下方，所述正面第二底部电极(33)位于正面第三电极(34)的下方且正面第一底部电极(31)和正面第二底部电极(33)的上表面深度小于正面N型层(8)的结深，正面第一底部电极(31)和正面第二底部电极(33)的下表面深度大于正面N型层(8)的结深；所述正面第一底部电极(31)的上表面与正面栅电极(32)的下表面之间通过正面第三介质层(43)垃圾；所述正面第二底部电极(33)的上表面与正面第三电极(34)的下表面之间通过正面第四介质层(44)连接；所述正面第一底部电极(31)的下表面及侧面与N型漂移区(10)和正面N型层(8)之间通过正面第五介质层(45)连接；正面第二底部电极(33)的下表面及侧面分别N型漂移区(10)和正面N型层(8)之间通过正面第六介质层(46)连接；所述正面栅电极(32)和正面栅介质层(41)的上表面与正面第一介质层(2)连接；所述第三电极(34)和第二介质层(42)的上表面与正面金属电极(1)连接；所述正面第一底部电极(31)和正面第二底部电极(33)、正面第三电极(34)与正面金属电极(1)等电位；所述背面MOS结构一侧的背面沟槽栅结构包括背面第一底部电极(231)、背面栅电极(232)、背面栅介质层(241)、背面第三介质层(243)、背面第五介质层(245)；所述背面MOS结构另一侧的背面沟槽栅结构包括背面第二底部电极(233)、背面第三电极(234)，背面第二介质层(242)、背面第四介质层(244)、正面第六介质层(246)；所述背面MOS结构与正面MOS结构沿N型漂移区(10)的横向中线上下对称设置。
2.根据权利要求1所述的一种双向IGBT器件，其特征在于，所述正面第一底部电极(31)的宽度大于正面栅电极(32)和正面栅介质层(41)的宽度之和，使正面MOS结构一侧的正面沟槽栅结构呈“L”字形；所述正面第二底部电极(33)的宽度大于正面第三电极(34)和正面第二介质层(42)的宽度之和，使正面MOS结构另一侧的正面沟槽栅结构呈“L”字形的镜像；所述背面MOS结构与正面MOS结构沿N型漂移区(10)的横向中线上下对称设置。
3.根据权利要求2所述的一种双向IGBT器件，其特征在于，所述正面MOS结构两侧的正面沟槽栅结构还具有正面N+层9，所述正面N+层9的一侧与正面N型层(8)连接，正面N+层9的另一侧及底部与正面沟槽栅结构连接，所述正面N+层9的上表面与正面P型基区(7)的下表面连接；所述背面MOS结构两侧的背面沟槽栅结构还具有背面N+层29，所述背面MOS结构与正面MOS结构沿N型漂移区(10)的横向中线上下对称设置。
4.一种双向IGBT器件的制造方法，其特征在于，包括以下步骤：
第一步：选取两片参数与规格相同的N型轻掺杂单晶硅片作为器件的N型漂移区，选取的硅片厚度为300～600um，掺杂浓度为1013～1014个/cm3；采用相同工艺分别在两片硅片表面通过预氧化、光刻、刻蚀、离子注入和高温退火工艺，在硅片正面制作器件的终端结构；
第二步：采用相同工艺分别在两片硅片表面生长一层场氧，光刻出有源区，再生长一层预氧后先通过离子注入N型杂质制作器件的N型层，离子注入的能量为200～500keV，注入剂量为1013～1014个/cm2；然后通过离子注入P型杂质并退火制作器件的P型基区，所述P型基区位于沟槽中间的N型电荷存储层上表面；离子注入的能量为60～120keV，注入剂量为1013～1014个/cm2，退火温度为1100-1150℃，退火时间为10～30分钟；
第三步：采用相同工艺分别在两片硅片表面淀积一层TEOS，厚度为700～1000nm，光刻出窗口后，进行沟槽硅刻蚀，在元胞两侧刻蚀出沟槽，沟槽的深度超过N型层的结深；沟槽刻蚀完成后，通过HF溶液将表面的TEOS漂洗干净；
第四步：在1050℃～1150℃，O2的气氛下采用相同工艺分别在两片硅片的沟槽周围形成氧化层；接着在750℃～950℃下在沟槽内积淀填充多晶硅；
第五步：采用相同工艺，在两片硅片表面光刻并分别刻蚀第四步中沟槽内形成的氧化层和多晶硅，使氧化层和多晶硅的上表面略低于P型基区的结深；在沟槽底部形成第五介质层和第六介质层，以及位于第五介质层和第六介质层中的底部电极和；
第六步：采用相同工艺，在两片硅片表面通过热氧化再次在沟槽内壁生长薄氧化层，形成的氧化层厚度小于120nm；在沟槽侧壁靠近P型基区一侧形成栅介质层，在另一侧形成第二介质层；
第七步：采用相同工艺，在750℃～950℃下在两片硅片表面的沟槽内积淀填充多晶硅，形成的多晶硅的下表面深度超过P型基区的结深；在一侧沟槽中形成栅电极，在另一侧形成第三电极；
第八步：采用相同工艺，在两片硅片表面光刻，通过离子注入N型杂质制作器件的N+发射区，离子注入的能量为30～60keV，注入剂量为1015～1016个/cm2；所述N+发射区位于P型基区上表面并与栅电极一侧的沟槽栅连接；
第九步：采用相同工艺，在两片硅片表面光刻，通过离子注入P型杂质并退火制作器件的P+发射区，离子注入的能量为60～80keV，注入剂量为1015～1016个/cm2，退火温度为900℃，时间为20～30分钟；所述P+发射区与N+发射区并列位于P型基区上表面并与第三电极一侧的沟槽栅连接；
第十步：采用相同工艺，在两片硅片表面淀积介质层，并光刻、刻蚀形成第一介质层；所述第一介质层位于栅电极和栅介质层的上表面；
第十一步：采用相同工艺，在两片硅片表面淀积金属，并光刻、刻蚀在N+发射区、P+发射区、第二介质层和第三电极上表面形成金属电极；
第十二步：翻转两片硅片，采用相同工艺减薄硅片厚度，然后将这两块完全相同的减薄后的硅片背面对背面，使用键合工艺将两者键合形成双向IGBT器件。
5.根据权利要求4所述的一种双向IGBT器件的制造方法，其特征在于，所述第三步中，可通过沟槽刻蚀工艺中可通过刻蚀工艺参数的控制，从而形成沟槽下部比上部宽的沟槽结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610264299.0A CN105789289B (zh) | 2016-04-26 | 2016-04-26 | 一种双向igbt器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610264299.0A CN105789289B (zh) | 2016-04-26 | 2016-04-26 | 一种双向igbt器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105789289A true CN105789289A (zh) | 2016-07-20 |
| CN105789289B CN105789289B (zh) | 2018-06-19 |
Family
ID=56399317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610264299.0A Expired - Fee Related CN105789289B (zh) | 2016-04-26 | 2016-04-26 | 一种双向igbt器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105789289B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107768436A (zh) * | 2017-10-20 | 2018-03-06 | 电子科技大学 | 一种沟槽栅电荷储存型igbt及其制造方法 |
| CN107768434A (zh) * | 2017-10-20 | 2018-03-06 | 电子科技大学 | 一种双向igbt及其制造方法 |
| CN107799588A (zh) * | 2017-10-20 | 2018-03-13 | 电子科技大学 | 一种逆阻型igbt及其制造方法 |
| CN108231878A (zh) * | 2018-02-05 | 2018-06-29 | 电子科技大学 | 一种双向沟槽栅电荷存储型igbt及其制作方法 |
| CN108321192A (zh) * | 2018-02-05 | 2018-07-24 | 电子科技大学 | 一种双向沟槽栅电荷存储型igbt及其制作方法 |
| CN110061047A (zh) * | 2019-05-24 | 2019-07-26 | 无锡新洁能股份有限公司 | 一种igbt结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110095362A1 (en) * | 2005-08-31 | 2011-04-28 | Infineon Technologies Austria Ag | Field plate trench transistor and method for producing it |
| CN102456718A (zh) * | 2010-10-31 | 2012-05-16 | 万国半导体股份有限公司 | 绝缘栅双极晶体管器件用于提升器件性能的新型上部结构 |
| CN103681798A (zh) * | 2012-09-19 | 2014-03-26 | 株式会社东芝 | 半导体装置 |
| CN103794647A (zh) * | 2014-02-28 | 2014-05-14 | 电子科技大学 | 一种双向igbt器件及其制作方法 |
-
2016
- 2016-04-26 CN CN201610264299.0A patent/CN105789289B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110095362A1 (en) * | 2005-08-31 | 2011-04-28 | Infineon Technologies Austria Ag | Field plate trench transistor and method for producing it |
| CN102456718A (zh) * | 2010-10-31 | 2012-05-16 | 万国半导体股份有限公司 | 绝缘栅双极晶体管器件用于提升器件性能的新型上部结构 |
| CN103681798A (zh) * | 2012-09-19 | 2014-03-26 | 株式会社东芝 | 半导体装置 |
| CN103794647A (zh) * | 2014-02-28 | 2014-05-14 | 电子科技大学 | 一种双向igbt器件及其制作方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107768436A (zh) * | 2017-10-20 | 2018-03-06 | 电子科技大学 | 一种沟槽栅电荷储存型igbt及其制造方法 |
| CN107768434A (zh) * | 2017-10-20 | 2018-03-06 | 电子科技大学 | 一种双向igbt及其制造方法 |
| CN107799588A (zh) * | 2017-10-20 | 2018-03-13 | 电子科技大学 | 一种逆阻型igbt及其制造方法 |
| CN108231878A (zh) * | 2018-02-05 | 2018-06-29 | 电子科技大学 | 一种双向沟槽栅电荷存储型igbt及其制作方法 |
| CN108321192A (zh) * | 2018-02-05 | 2018-07-24 | 电子科技大学 | 一种双向沟槽栅电荷存储型igbt及其制作方法 |
| CN108231878B (zh) * | 2018-02-05 | 2020-06-30 | 电子科技大学 | 一种双向沟槽栅电荷存储型igbt及其制作方法 |
| CN108321192B (zh) * | 2018-02-05 | 2020-08-28 | 电子科技大学 | 一种双向沟槽栅电荷存储型igbt及其制作方法 |
| CN110061047A (zh) * | 2019-05-24 | 2019-07-26 | 无锡新洁能股份有限公司 | 一种igbt结构及其制作方法 |
| CN110061047B (zh) * | 2019-05-24 | 2024-03-12 | 无锡新洁能股份有限公司 | 一种igbt结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105789289B (zh) | 2018-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105932042B (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN107799587B (zh) | 一种逆阻型igbt及其制造方法 | |
| CN105789289B (zh) | 一种双向igbt器件及其制造方法 | |
| CN105870178B (zh) | 一种双向igbt器件及其制造方法 | |
| CN104538446B (zh) | 一种双向mos型器件及其制造方法 | |
| CN105742346B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN108807504B (zh) | 碳化硅mosfet器件及其制造方法 | |
| CN104701380B (zh) | 一种双向mos型器件及其制造方法 | |
| CN105870179B (zh) | 一种沟槽栅电荷存储型rc-igbt及其制造方法 | |
| US20210234030A1 (en) | Heterojunction semiconductor device having high blocking capability | |
| CN109192772A (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| CN105679816B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN109065607B (zh) | 一种双极型功率半导体器件及其制备方法 | |
| CN105870180B (zh) | 双分裂沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN105789290A (zh) | 一种沟槽栅igbt器件及其制造方法 | |
| CN105993076B (zh) | 一种双向mos型器件及其制造方法 | |
| CN108231878B (zh) | 一种双向沟槽栅电荷存储型igbt及其制作方法 | |
| CN108807505A (zh) | 一种碳化硅mosfet器件及其制造方法 | |
| CN105932055A (zh) | 一种平面栅igbt及其制作方法 | |
| CN103474465B (zh) | 一种超结mosfet器件及其制造方法 | |
| CN107799588A (zh) | 一种逆阻型igbt及其制造方法 | |
| CN107768435A (zh) | 一种双向igbt及其制造方法 | |
| CN105789291A (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN210805778U (zh) | 一种SiC-MOS器件结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180619 Termination date: 20210426 |